簡介
RF 訊號產生器，尤其是微波頻率的RF 訊號產生器，以前通常是基於鎖相迴路(PLL) 頻率合成器1 建構。PLL 支援從低頻參考訊號產生穩定的高頻訊號。圖1 顯示了一個基本PLL 模型。該模型由回饋系統( 其中包括一個電壓控制振盪器(VCO) 用於改變輸出頻率)、誤差檢測器( 用於比較輸入參考頻率和輸出頻率) 以及分頻器組成。當分頻器的輸出頻率和相位等於輸入參考的頻率和相位時，迴路被認為處於鎖定狀態。2–5
根據應用的不同，DDS 架構作為頻率合成器可能比PLL 提供了一種更好的替代方案。圖2 顯示了一個典型的基於DDS 的訊號產生器。調諧字應用於相位累加器，由後者確定輸出斜坡的斜率。累加器的高位經過幅度正弦轉換器，最終到達DAC。相較於PLL，DDS 的架構具有明顯的優勢。例如，DDS數位相位累加器可實現比基於PLL 的頻率合成器更精細的輸出頻率調諧解析度。
圖1：基本PLL 模型
