晶片設計解決方案供應商Magma® 捷碼科技發表了Talus IC應用程式、Quartz™ SSTA統計分析、Quartz DFM、Quartz LVS 及 SiliconSmart® DFM等產品，都能經由台積電 (TSMC)的Reference Flow 9.0 存取。這些工具軟體完全支援台積電的「主動精準保證機制」(Active Accuracy Assurance Initiative)，這項機制定訂了台積電旗下所有設計生態夥伴在精準方面的共同標準。透過捷碼科技的軟體及台積電的 Reference Flow 9.0，設計工程師可以在 40 奈米的設計方面，大幅提升從規範到試產 (tapeout) 的效能。
捷碼科技的設計實作事業部總經理 Kam Kittrell 表示「捷碼科技對於能與台積電持續合作深表欣喜，讓設計工程師有能力面對類比及數位 IC 日益複雜、要求縮減功率及上市時程的嚴峻挑戰。Reference Flow 9.0 與捷碼科技的軟體著重於功率、統計時序分析及可製造性設計（design for manufacturability，DFM），提供 40 nm 以下的有效解決方案。」
台積電設計基礎工程行銷處 (Design Infrastructure Marketing) 的資深處長莊少特博士 (S.T. Juang) 表示：「過去這幾年，台積電與捷碼科技共同合作，改進了奈米精準設計的可製造性。捷碼科技的Talus及Quartz 工具套件軟體合乎 Reference Flow 9.0的要求，並能支援統一功率管理格式（Unified Power Format）、DFM，以及台積電最先進製程節點的半節點 (half-node) 設計要求。」
捷碼科技的軟體與 Reference Flow 9.0 特別針對台積電 40奈米製程技術所面對的設計新挑戰，全新的功能包括支援「統一功率管理格式」（Unified Power Format，UPF）、透明化的半節點設計、晶片上變異性（on-chip variation，OCV）的全新統計分析功能，以及階層的 DFM 能力。
支援先進技術及UPF以因應整個流程的功率
Talus Power Pro 結合了捷碼科技的IC應用程式系統，能執行與Reference Flow 9.0相關的所有功率縮減創新技術。傳統的方式需要多種工具，並使用自訂的技術才能執行功率管理，而 Magma系統則截然不同，在整個 RTL-to-GDSII流程中，能在功率與時序之間持續進行作業中 (on-the-fly) 取捨 (tradeoff)。加上捷碼科技在開發過程一直注重儀表化，因此能確保 Talus Power Pro 支援 UPF 格式。
整合式的 Magma 流程簡化 40-nm 製程的移植
Reference Flow 9.0 具備透明化的半節點設計，能夠支援最新的40奈米製程技術。由於 Magma 軟體緊密整合並以統一資料模型為基礎，因此能夠將新錯誤的發生減到最低，並讓半節點的設計清楚交遞 (handoff)。
強大的統計時序分析
捷碼科技與台積電共同開發出有史以來最強大的統計靜態時序分析（statistical static timing analysis，SSTA）方法，降低多餘的設計差數，優化設計效能，並增加良率。SSTA 方法以捷碼科技的Quartz SSTA為基礎，支援全域（晶粒間）及隨機（細胞內）製程變異、合成電源流（composite current source，CCS）模型、統計洩漏分析 (statistical leakage analysis) 與統計優化，以及源自於統計分析的特定設計晶片上差異。
整合式特徵表徵到矽片的可製造性設計流程
製造 40-nm 以下的晶圓極其複雜，因此代工廠必須採用額外的製程資料，以改善模型的精確度。捷碼科技根據模型特徵表徵的 SiliconSmart DFM、設計應用的 Talus Vortex 及先進模型式 DFM 的 Quartz DFM，提供了詳盡的特徵表徵到可製造性設計 (DFM) 流程。捷碼科技所提供的整合式流程，結合了模型式 (model-based) 與規則式 (rule-based) 兩種方法，以反應出較佳的差異性，並將系統及參數的良率損失減至最低。藉由這項流程，使用者可精確預測、預防並改正 DFM 相關的問題，加速試產、提高良率，並降低設計出錯的可能。另外，在實作流程內執行「簽核精準」(sign-off-accurate) DFM 符合性檢查，也簡化了從交遞到製造的過程。
Reference Flow 9.0另有新功能，亦即由捷碼科技提供的各式實體及電氣DFM解決方案，不僅影響台積電的先進DFM模型化，也因應製程變異的潛在性參數效能改變。Quartz LVS 則支援全新表格式 (table-based) 的 DFM-LPE 萃取流程，能準確產生電晶體參數，將製造的影響納入考量，包括矽晶圓可印性 (silicon printability)。捷碼科技「化學機械研磨法」（chemical mechanical polishing，CMP）的厚度式 (thickness-based) 萃取，採用全新的 TSMC VCMP 引擎，而「厚度到電器」（Thickness-to-Electrical，T2E）流程則提供特性尺寸（網格內）的精確度，另外，全新 T2E Detector 能夠補強現有的 VCMP 符合性檢查。Quartz DFM 與一套經過台積電認證的平板印刷模擬器，共同驅動強化的 TSMC 「形狀到電器」（Shape-to-Electrical，S2E）引擎，提供矽晶圓準確的 Leff 及 Weff 電晶體模型。捷碼科技結合了這道以Quartz LVS的LPC到時序流程，除了提供獨特的 Electrical-DRC (eDRC) 能力以外，還提供了使用簡便的IP開發工具回饋。Talus Vortex 內部的整合，透過流程初期所預期的DFM議題縮短設計週期，結果不僅改進設計的強韌性，也增加了良率。
關於捷碼科技（Magma）
應用於積體電路(IC)設計的捷碼科技（Magma）軟體被廣泛用於創造複雜、高性能的晶片，應用於手機、電子遊戲、WiFi、MP3隨身聽、DVD/數位影像、網絡、汽車電子與其他電子產品上。捷碼科技為IC實施、分析、物理驗証和特徵描述提供EDA(電子設計自動化)軟體，被公認為半導體科技中最優秀軟體的代表，使世界頂尖的半導體公司能設計領先的晶片"Design Ahead of the Curve"™，同時縮短設計時間和成本。”
捷碼科技總部位於美國加利福尼亞州的聖荷西市，在世界各地均設有辦事處。捷碼科技的股票以交易代碼LAVA在納斯達克証券交易所掛牌交易。請參考捷碼科技有限公司的網站 www.magma-da.com。
捷碼科技的設計實作事業部總經理 Kam Kittrell 表示「捷碼科技對於能與台積電持續合作深表欣喜，讓設計工程師有能力面對類比及數位 IC 日益複雜、要求縮減功率及上市時程的嚴峻挑戰。Reference Flow 9.0 與捷碼科技的軟體著重於功率、統計時序分析及可製造性設計（design for manufacturability，DFM），提供 40 nm 以下的有效解決方案。」
台積電設計基礎工程行銷處 (Design Infrastructure Marketing) 的資深處長莊少特博士 (S.T. Juang) 表示：「過去這幾年，台積電與捷碼科技共同合作，改進了奈米精準設計的可製造性。捷碼科技的Talus及Quartz 工具套件軟體合乎 Reference Flow 9.0的要求，並能支援統一功率管理格式（Unified Power Format）、DFM，以及台積電最先進製程節點的半節點 (half-node) 設計要求。」
捷碼科技的軟體與 Reference Flow 9.0 特別針對台積電 40奈米製程技術所面對的設計新挑戰，全新的功能包括支援「統一功率管理格式」（Unified Power Format，UPF）、透明化的半節點設計、晶片上變異性（on-chip variation，OCV）的全新統計分析功能，以及階層的 DFM 能力。
支援先進技術及UPF以因應整個流程的功率
Talus Power Pro 結合了捷碼科技的IC應用程式系統，能執行與Reference Flow 9.0相關的所有功率縮減創新技術。傳統的方式需要多種工具，並使用自訂的技術才能執行功率管理，而 Magma系統則截然不同，在整個 RTL-to-GDSII流程中，能在功率與時序之間持續進行作業中 (on-the-fly) 取捨 (tradeoff)。加上捷碼科技在開發過程一直注重儀表化，因此能確保 Talus Power Pro 支援 UPF 格式。
整合式的 Magma 流程簡化 40-nm 製程的移植
Reference Flow 9.0 具備透明化的半節點設計，能夠支援最新的40奈米製程技術。由於 Magma 軟體緊密整合並以統一資料模型為基礎，因此能夠將新錯誤的發生減到最低，並讓半節點的設計清楚交遞 (handoff)。
強大的統計時序分析
捷碼科技與台積電共同開發出有史以來最強大的統計靜態時序分析（statistical static timing analysis，SSTA）方法，降低多餘的設計差數，優化設計效能，並增加良率。SSTA 方法以捷碼科技的Quartz SSTA為基礎，支援全域（晶粒間）及隨機（細胞內）製程變異、合成電源流（composite current source，CCS）模型、統計洩漏分析 (statistical leakage analysis) 與統計優化，以及源自於統計分析的特定設計晶片上差異。
整合式特徵表徵到矽片的可製造性設計流程
製造 40-nm 以下的晶圓極其複雜，因此代工廠必須採用額外的製程資料，以改善模型的精確度。捷碼科技根據模型特徵表徵的 SiliconSmart DFM、設計應用的 Talus Vortex 及先進模型式 DFM 的 Quartz DFM，提供了詳盡的特徵表徵到可製造性設計 (DFM) 流程。捷碼科技所提供的整合式流程，結合了模型式 (model-based) 與規則式 (rule-based) 兩種方法，以反應出較佳的差異性，並將系統及參數的良率損失減至最低。藉由這項流程，使用者可精確預測、預防並改正 DFM 相關的問題，加速試產、提高良率，並降低設計出錯的可能。另外，在實作流程內執行「簽核精準」(sign-off-accurate) DFM 符合性檢查，也簡化了從交遞到製造的過程。
Reference Flow 9.0另有新功能，亦即由捷碼科技提供的各式實體及電氣DFM解決方案，不僅影響台積電的先進DFM模型化，也因應製程變異的潛在性參數效能改變。Quartz LVS 則支援全新表格式 (table-based) 的 DFM-LPE 萃取流程，能準確產生電晶體參數，將製造的影響納入考量，包括矽晶圓可印性 (silicon printability)。捷碼科技「化學機械研磨法」（chemical mechanical polishing，CMP）的厚度式 (thickness-based) 萃取，採用全新的 TSMC VCMP 引擎，而「厚度到電器」（Thickness-to-Electrical，T2E）流程則提供特性尺寸（網格內）的精確度，另外，全新 T2E Detector 能夠補強現有的 VCMP 符合性檢查。Quartz DFM 與一套經過台積電認證的平板印刷模擬器，共同驅動強化的 TSMC 「形狀到電器」（Shape-to-Electrical，S2E）引擎，提供矽晶圓準確的 Leff 及 Weff 電晶體模型。捷碼科技結合了這道以Quartz LVS的LPC到時序流程，除了提供獨特的 Electrical-DRC (eDRC) 能力以外，還提供了使用簡便的IP開發工具回饋。Talus Vortex 內部的整合，透過流程初期所預期的DFM議題縮短設計週期，結果不僅改進設計的強韌性，也增加了良率。
關於捷碼科技（Magma）
應用於積體電路(IC)設計的捷碼科技（Magma）軟體被廣泛用於創造複雜、高性能的晶片，應用於手機、電子遊戲、WiFi、MP3隨身聽、DVD/數位影像、網絡、汽車電子與其他電子產品上。捷碼科技為IC實施、分析、物理驗証和特徵描述提供EDA(電子設計自動化)軟體，被公認為半導體科技中最優秀軟體的代表，使世界頂尖的半導體公司能設計領先的晶片"Design Ahead of the Curve"™，同時縮短設計時間和成本。”
捷碼科技總部位於美國加利福尼亞州的聖荷西市，在世界各地均設有辦事處。捷碼科技的股票以交易代碼LAVA在納斯達克証券交易所掛牌交易。請參考捷碼科技有限公司的網站 www.magma-da.com。
