奇岩電子(Moai) 運用Cadence邏輯合成與DFT解決方案加速快閃記憶體控制IC投產成功

本文作者:admin       點擊: 2008-10-30 00:00
前言:
電子設計創新領導廠商Cadence益華電腦宣布,台灣頂尖的IC設計公司奇岩電子(Moai Electronics Co.)採用CadenceR EncounterR RTL Compiler與Encounter Test,加速其快閃記憶體控制IC投產成功,不但大幅縮短產品上市前置時間,更協助降低測試成本,同時也提高了產品的品質。

搭配Encounter RTL Compiler全面合成技術以及Encounter Test,使奇岩電子的設計團隊能夠將RTL到ATPG需要花費數星期的設計週期,縮短僅僅到幾天。整合邏輯與DFT合成的單一流程實現了設計最佳化、便利性和更高產能。先進的fault modeling功能與彈性化的compression策略,亦實現了更高的品質,同時滿足測試人員積極達成針對腳數成本 (pin-count cost) 的目標。

「由於Encounter RTL Compiler與Encounter Test的協助,讓我們能夠減少測試資料的份量與時間,進而在實體設計實現中,達成更佳的時序收斂(timing convergence)。」 奇岩電子總裁林鵬飛先生表示:「這個卓越的成果實現了更高的產品品質,也是Cadence高度整合設計與測試環境提供絕佳價值的鐵證。」

「奇岩電子親身目睹Cadence Encounter RTL Compiler與Encounter Test技術如何強化快閃記憶體控制IC設計。」Cadence亞太區總裁居龍表示:「我們非常樂於協助奇岩電子開發新世代晶片設計,並期望能夠藉由Cadence數位設計解決方案,協助更多設計案例的成功。」

Encounter RTL Compiler與Encounter Test是Cadence邏輯設計團隊解決方案(Logic Design Team Solution)與數位設計實現產品線的主要產品。除了完善的全面邏輯 - 測試 - 合成單一流程之外,這個環境也讓您能夠存取所有DFT功能,包括Memory BIST、test point insertion、multiple compression architectures與精密的masking for compression。整合式流程其他的核心優點包括超快速DFT規則檢查與RTL feedback、具功耗概念(power-aware)的scan合成與ATPG解決方案,以及具備實體設計概念的scan合成等。 





                               
                             
                              關於Cadence益華電腦 
                               

                              Cadence益華電腦戮力於全球電子設計創新,並且在當今的IC與電子領域佔據重要的地位。客戶運用Cadence益華電腦的軟體與硬體與設計方法和服務,設計和驗證先進的半導體、消費性電子零件、網路架構與通訊設備和電腦裝置。2007年Cadence益華電腦的營收約為16億美元,員工人數約5,100名。公司總部位於加州聖荷西,並在全球各地擁有營業處、設計中心與研究機構,為全世界的電子業界提供服務。有關公司、產品與服務的詳情請上網查詢:www.cadence.com。

                              --end--




                             

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11