創意電子實現整合式DVFS低功率系統設計平台

本文作者:admin       點擊: 2009-03-04 00:00
前言:
整合式ASIC設計服務領導廠商 ─ 創意電子(Global Unichip Corp.)日前宣佈,該公司已經成功地在65奈米製程平台上,驗證先進的動態電壓與頻率調節技術(DVFS),為其PowerMagicTM低功率設計服務更添一項新的利器。這一款先進的動態功率降低技術,是創意電子繼推出完整的漏電降低(Leakage Reduction)技術後,更進一步提供完整驗證過的低功率系統設計平台,讓行動裝置SOC廠商與複雜且高速的網路晶片客戶,能夠經由先進製程驗證過的低功率設計技術,掃除晶片設計的風險、並快速提供低功率產品到市場上。

  創意電子的設計服務部門在先進65奈米與90奈米製程早已累積超過90件客戶量產及試產經驗。也因此很早便注意到客戶在這些先進製程上,常苦於如何降低晶片功率的挑戰。而早期相關的功率降低技術並不完整,實作上常只能滿足客戶部份的需求。同時也因相關設計及驗證技術,需要考量製程參數與整合系統軟體控制,從而增加了晶片整合的困難度。

  在本系統設計平台中,關鍵的低功率測試單晶片即整合了625MHz的高效能ARM1176核心、360MHz低功率DVFS ARM1176核心、智慧型功率控制模組、製程與溫度量測模組,及溫度二極體檢測器等關鍵元件。該晶片區分成6個電壓供應區塊(Voltage Domains)並支援8個功率模式,藉由內建的製程參數即時檢測、溫度檢測與各相關系統韌體(Firmware)的驅動,成功的在省電模式中降低超過80%ARM核心的動態操作功率(Dynamic Power)、以及在睡眠模式節省超過99%的靜態漏電功率(Static Leakage Power)。

  創意電子同時表示,藉由本次低功率服務平台的驗證,該公司已取得了兩項關於低功率設計的專利技術,包括能夠協助客戶解決多重電壓供應區塊的起始程序,與相異電壓區塊之間的介面與隔離的自動化設計實作技術(Implementation Techniques),透過完整的硬體及韌體的搭配,客戶可以直接在系統層面驗證並自行開發低功率模組,讓設計的流程變得更有效率。

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11