Mentor Graphics日前宣佈，為了滿足設計可製造性驗證技術(DFM) 的重要需求，它已為Calibre®設計與製造平台增加Calibre Transition、Measure和Analyze等功能。Mentor Graphics還提出它為未來Calibre DFM工具所規劃的長期發展藍圖，它們讓使用者在流程的設計、驗證和分析、tapeout以及測試階段都能將可製造性要求列入考慮，並針對這些要求進行最佳化。
Calibre設計與製造平台是一組完整工具，用來解決設計和可不可製造性之間複雜的驗證問題。這個平台的核心是一個強固可靠的階層式資料處理引擎，它讓平台各不同功能之工具能進行必要的互動和資料共享。
Mentor Graphics設計與製造部門副總裁暨總經理Joe Sawicki表示，DFM並非新東西，但是奈米技術所帶來的額外製造之良率因素卻是前所未見的。過去幾年裡，以解析度強化技術為主的DFM都是確保製造良率的關鍵，現在要達成良率卻需要EDA產業開發新技術、修改現有設計流程及工具、同時在設計和可製造性之間提供一個更強固可靠的驗證工具。
擴大Calibre設計與製造平台以支援DFM
Calibre設計與製造平台已增加新功能支援各種DFM需求。為了評估介層孔 (via) 製造不良所造成的製造良率下降，使用者可利用DFM Transition功能來找出各層的介層孔過渡區 (via transitions) 和介層孔數目、分析相關介層孔的統計資料，決定佈局品質和在必要時自動加入介層孔。為了容納和支援晶圓代工廠商新提供的DFM規則，DFM Measure可針對晶圓代工廠商建議的DFM規則，協助工程師決定其設計應遵守這些規則至何種程度，並以面積或晶胞為單位，提供整顆晶片遵守這些規則的統計數據。DFM Measure還允許使用者按照DFM規則的優先順序，在Calibre RVE結果顯示環境中與佈局軟體結合以矩形圖或顏色圖來顯示佈局特徵。DFM Analyze則能以面積或晶胞 (cell) 為單位，把DFM規則的優先順序和嚴重程度以及發生機率結合在一起。
Calibre設計與製造平台的DFM藍圖
Mentor正和擁有先進技術的客戶合作發展更多DFM功能，用來支援微影驗證之類的應用需求，這種技術讓設計人員知道製程固有誤差會使得佈局的最終影像出現多大失真。特徵良率分析是目前的另一個研發領域，這種功能可以找出那些特徵最容易發生故障，評估這些風險的相對衝擊程度，同時幫助設計人員利用這項資訊發展更強固可靠的設計以及具備特徵察覺能力 (feature-aware) 的測試方法。除此之外，Mentor還正在準備推出製造整合計劃 (Manufacturing Integration Initiative)，它能協助光罩和晶圓檢視設備利用Calibre設計與製造平台，使其得以根據對於晶片佈局的深入瞭解，再加上與製程互動的結果，發展出更主動而聰明的晶圓量測方法。
技術趨勢
奈米技術迫使EDA產業開發新技術，讓設計人員在設計、驗證、tapeout和測試程序的每一個階段都能將製造要求列入考慮，並以其為最佳化目標。電路合成、放置和繞線、晶胞設計、寄生參數分析、實體驗證和晶圓測試都需要增加功能，使它們得以將最多因素列入考慮。
隨著新製程技術的不斷推出，良率問題也會變得更嚴重，這使得廠商需要更長時間才能將新製程的良率提升至可接受之水準。在設計和採用DFM方法之前，必須先瞭解良率的瑕疵型態以及每一種瑕疵對於製造商正在發展的修正和分析方法會產生那些影響。這些瑕疵包括隨機性瑕疵 (通常與微粒瑕疵有關)、系統性瑕疵 (製程或微影應用所造成) 以及參數瑕疵 (元件實體或連接導線效應所造成的時序和其它問題)。雖然瑕疵對於製造良率的限制仍是問題，但它現在已被特徵對於良率的限制所取代，也就是由於電路結構的縮小，使得特徵的形成發生問題。
進入65奈米製程後，採用整體性的DFM方法將變得更重要，特別是對於製程固有特性的瞭解以及將這些知識應用在驗證工具裡，包括將其用在流程前端的設計部份以及流程後端的測試工作。對於90奈米和65奈米製程，DFM和傳統的設計規則檢查一樣，很大程度上都會變成全晶片問題：必須在完整的脈絡下 (full context) 提供資料，這表示必須以跨越晶圓各層 (cross-layer) 以及跨越電路階層 (cross-hierarchical) 的方式來解決DFM良率限制的問題。對於晶圓內某一層的修改有可能會改善另一層的可製造性；同樣的，把原本沒有可製造性問題的晶胞放入實際晶圓環境後，也可能對全晶片的可製造性造成衝擊。
