當前位置： 主頁 > 技術分類0 > 電子技術0 > 軟體系統0 >

Cadence 與ARM合作提升矽元件品質為ARM夥伴提供RTL編譯器合成方案

本文作者：admin 點擊： 2004-03-31 00:00

前言：

開放性合作案提供新一代數位參考設計方案

全球知名的16/32位元內嵌式RISC微處理器解決方案領導廠商ARM（安謬H科技股份有限公司）與Cadence日前宣佈已推出收錄Encounter RTL 編譯器方案的ARM-Cadence Encounter™ Reference Methodology升級版。新方案無疑為ARM 與Cadence設計鏈元年寫下另一項里程碑，進一步展現雙方對提升矽元件設計方案的承諾，為採用ARMR核心的夥伴廠商提供更高的矽元件品質(QoS)。

在130奈米以下的製程環境中，線路（wires）是影響效能最主要的因素。業者必須解決許多訊號完整性的問題才能順利進入試產階段。升級版的ARM-Cadence 參考方案以CadenceR Encounter數位IC平台為基礎，提供ARM的夥伴廠商一套以線路為中心的整合型RTL-to-GDSII建置方案。

Encounter平台整合新一代以線路為中心的設計技術，配合RTL編譯器進行合成。Encounter協助客戶進行開發虛擬原型矽元件，NanoRoute™可用來進行強化訊號完整性的線路配置，CeltIC™ 與VoltageStorm™可用來進行訊號完整性的設計簽核（signoff）。升級版參考設計協助客戶改善QoS－一套量測矽元件線路配置後品質的新標準。

ARM全球設計方案部經理John Goodenough表示：「ARM-Cadence Encounter 參考設計目前已針對部份ARM9™系列核心推出限量版本。由於該方案加入了Encounter RTL編譯器，故其效能明顯地高於現有的Cadence設計方案。此項開放性合作計畫展示了ARM與Cadence為雙方客戶加速提供新一代的奈米級解決方案的決心。」

支援

Encounter RTL

編譯器的新一代技術哂昧艘惶捉盥＠]冊、全域型的演算法則，來達成時序收斂的總體最佳化。這套演算法則會在每個建置階段產生傑出的結果，包括對複雜、以線路為中心的設計提供更理想的起始點。

ASIC

、

及

設計業者將

Encounter RTL

編譯器廣泛應用在矽元件的設計鏈中，能夠協助提升整個晶片的速度並縮短週轉時間。

[E1]

Cadence產業行銷部資深副總裁Jan Willis表示：「ARM-Cadence聯盟過去數年的努力使ARM的夥伴廠商都能獲得一套開放性解決方案及技術管道。兩家公司的客戶現在均可哂蒙壈嫻膮⒖莢O計，在更短的時間內獲得品質優異的元件。我們與ARM的合作將針對奈米元件的設計需求，持續鎖定新一代技術、開放性標準及最佳化的矽元件設計鏈，為客戶提供關鍵的解決方案。」

供應時程

參考設計流程支援ARM926EJ-S™、ARM966E-S™及ARM946E-S™核心。ARM-Cadence的Encounter參考設計及RTL編譯器由ARM提供限量授權，相關資訊請參考

http://www.arm.com/products/CPUs/rfcadence.html。

關於ARM Inc. （安謬H科技股份有限公司）

ARM為提供矽智產元件（IP，Intellectual Property）的領導廠商，專門授權高效能、低成本、又省電的RISC處理器、周邊設備及系統晶片設計給頂級的國際電子公司；同時，ARM也提供系統開發時所需的所有支援。ARM的微處理器核心正快速地成為各市場量產RISC的標準，包括：行動通訊裝置、掌上型電腦、多媒體消費性電子產品及嵌入式解決方案等。如需更多有關ARM的資訊，敬請瀏覽該公司網站

http://www.arm.com。

關於

Cadence

Cadence為首屈一指的電子設計技術、流程服務及設計服務供應商。Cadence的解決方案被客戶廣泛應用在加速與管理半導體、電腦系統、網路與通訊設備、消費性電子及各種電子產品的設計作業。Cadence擁有4800位員工，2003年營收約為11億美元，在全球各地設有行銷辦公室、設計中心、以及研發機構。該公司總部位於加州San Jose，以CDN代號在紐約證交所掛牌交易。有關該公司產品與服務的詳細資訊請參考

www.cadence.com

。