安捷倫新的GoldenGate 4.4加快了先進節點CMOS RFIC設計的速度

本文作者:admin       點擊: 2010-01-04 00:00
前言:
安捷倫科技(Agilent Technologies Inc.)宣佈推出旗下RFIC模擬、驗證與分析軟體的最新版本 -- GoldenGate 4.4。該軟體以強化的效能、新的穩定度與良率分析、及RF-混合信號模擬,奠定安捷倫在先進節點RFIC設計領域的領導地位。此外,該軟體還針對其獨一無二、基於無線標準的虛擬test bench功能,提供更高的效能與彈性。

台灣安捷倫科技電子量測事業群總經理張志銘表示:「先進節點的RFIC設計,可以讓您從模擬的觀點,重新思考什麼才是重要的。安捷倫GoldenGate 4.4改進了先進CMOS技術節點中,有關RFIC設計的每個重要環節。」

安捷倫GoldenGate 4.4為主要的RF設計分析,提供了下列更新功能:

ο經強化的先進節點RFIC設計效能,包括快達二倍的週期性穩態(諧波平衡)分析速度、新的單旁波帶雜訊選項、及為無線虛擬test bench提供快速的波封支援。

ο基於週期性穩態(periodic steady-state)的穩定度分析,可發現振盪器與RF驅動電路在大信號下的不穩定性,甚至可提供大型的萃取圖。

ο快速的良率因素分析,可在RFIC設計流程的任一階段,快速決定電路的良率因素 – 使用傳統的Monte Carlo方法根本做不到 –  此有助於設計師專注在真正重要的因素,從而深入洞察設計問題、提高良率及節省時間。

在無線設計驗證方面的改進功能包括:

ο完整的無線test bench流程,結合系統與RF模擬,可供執行RFIC驗證。

οGoldenGate的類比混合信號同步模擬功能,可加快RF-混合信號的模擬,同時還可使用Verilog-AMS來支援波封暫態分析。

οRF與封裝同步設計,可使用安捷倫ADS先進設計系統RF被動元件庫中的150多種新的GoldenGate元件,對RFIC進行封裝與電路板層級的驗證。

ο經濟的平行授權選項,可讓您平行執行掃描模擬(sweep simulation)作業。


關於GoldenGate

GoldenGate對Cadence Virtuoso設計流程中的RFIC設計來說,是一款最值得信賴的模擬、驗證與分析解決方案。其獨特的模擬演算法,可解決現今複雜的RF電路設計的嚴苛需求,讓您在設計定案之前,對完整的收發器進行徹底的特性描述。GoldenGate是安捷倫RFIC模擬、分析與驗證解決方案的一部分,除了GoldenGate之外,該解決方案還包括Momentum,可用於3-D平面電磁模擬;Ptolemy Wireless Test Benches,可用於系統層級的驗證;以及ADS先進設計系統的Data Display,可用來執行複雜的資料分析。該套件將RF系統、子系統和元件層級的設計與分析,整合到一個獨特而完整的RFIC設計流程。GoldenGate與Cadence IC5和IC6平台完全相容。


安捷倫EEsof EDA軟體小檔案

 安捷倫EEsof EDA是產業技術領導者及電子設計自動化(EDA)軟體的主要供應商,該軟體適用於微波、RF、高頻、高速、RF系統、電子系統層級(ESL)、電路、3-D電磁、實體設計與裝置模擬等應用。安捷倫EEsof EDA提供物超所值的個人化產品,以及可節省成本、改善設計流程及簡化EDA廠商關係的企業級解決方案。安捷倫EEsof EDA軟體主要被用來設計該公司的測試與量測設備,並且與其相容。有關安捷倫EDA軟體的詳細資訊,請造訪www.agilent.com/find/eesof網站。

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11