手機顯示幕有時採用雙向微控制器(MCU)介面來連接基地台和顯示器，以便降低功耗。這兩種新應用需求向串化器提出了挑戰：如何有效地提供雙向串列化。而差動信號的雙向串列化則可解決這個問題。
由於超攜帶型產品的工作速度越來越快，信號數量越來越多，傳統的平行信號傳輸方法已不敷應用，需要求變。經由將資料流程串列化，攜帶型產品的設計人員能夠獲得與筆記型電腦、多功能印表機及其它數位應用相類似的優勢，包括：(1)減少佈線和連接器的數目；(2)增強佈線靈活性；(3)毋需位準轉換器、遮罩和電磁干擾(EMI)濾波器；(4)提高功能。
當中的關鍵在於差動信號技術。差動信號具有串列化所需的高速度，並提供極低功耗和EMI的環境。通過使用兩種不同的差動信號技術，即電流傳輸邏輯(Current Transfer Logic，CTL)和增強型低壓差動信號(Low Voltage Differential Signal，LVDS)技術LpLVDS，系統設計人員具備了獨特的能力，可以進行靈活的設計。對於超攜帶型產品，正確的SerDes(串化器/解串器)解決方案能把佈線數目減少十分之一、將EMI降低30dBm～40dBm，並且與現有的設計配合而無需改變任何架構，同時提供極小的封裝尺寸，小至15.75 mm2。
差動信號之外的替代技術
現在，手機面對的問題與筆記型電腦約10年前所經歷的問題類似。顯示器提供的解析度很高，顏色也很多。此外，手機的功能正不斷增加，如相機等。相機信號通過流行的翻蓋式手機的鉸鏈發送出去。手機顯示幕有時採用雙向微控制器(MCU)介面來連接基地台和顯示器，以便降低功耗。這兩種新應用需求向串化器提出了挑戰：如何有效地提供雙向串列化。而差動信號的雙向串列化則可解決這個問題。
差動信號在接收器端工作，並比較兩路信號的分別(故名為差動)。一般來說，一路信號中的感應雜訊也會被感應進入另一路信號中(即共模雜訊)，因此兩路信號之間的差值不受影響。這個現象使得差動信號可以在較單端信號(single-ended signal)低得多的信號位準中工作。
不過，在過去10年來，業界一直致力於進行串列化的整合，當中所面對的一些主要問題包括串列化所需的高速時鐘，以及高性能差動信號所需高度匹配的I/O。由於功率的要求高，加上元件其餘部分產生的雜訊問題，高速信號整合是一個難度極高的挑戰。
LVDS的低功率需求和出色的雜訊特性使它成為超大型積體電路(VLSI)的一個重大突破。LVDS幾乎是無雜訊的技術，同時具有卓越的抑制共模雜訊能力。不過，由於這種技術的電壓浮動減小，減弱了整合差動信號的能力，使得它對VLSI的數位元件所產生的雜訊更為敏感。為了克服這些問題，快捷半導體開發出兩種新技術：LpLVDS和CTL，可以滿足超攜帶型市場的需要。
LpLVDS是針對短距離和低功耗應用的新一代LVDS技術，以那些需要新一代功率、尺寸、EMI和成本性能的攜帶型應用而設。LpLVDS和LVDS能相互操作，以滿足具有100歐姆終端電阻的電流模式差動信號的LVDS標準。但較之於LVDS，LpLVDS具有更低電壓浮動(250mV)、低功耗(4x或每通道最大約5mW)、較慢的邊緣速率(edge rates)(2x)以獲得更低的EMI，並能在更寬的電壓範圍內(1.5V～3.3V)工作。
CTL是用於更短距離的新一代差動信號技術。它是第一種用於感測接收器電流方向的差動信號技術，能夠促進I/O的發展，適用於那些要求較LpLVDS更低功耗、尺寸和EMI的攜帶型應用。關鍵參數包括更小的電壓浮動(大約50mV)、更低的功耗(較LpLVDS約低5倍，在1.8Vcc下每通道功率不超過1mW)、更大的工作電壓範圍(1.5V～3.3V)，以及顯著減小的EMI(在基頻下約為-90dB)。更重要的是，諧波的間距足夠寬，在許多情況下能避開無線工作所要求的頻率。
EMI測量可對這些技術與現有的方法進行比較。圖1顯示單端電流感測技術的EMI測量值為-46dBm，比較快捷半導體的LpLVDS差動技術為-68dBm及其CTL差動技術為-76dBm(最新的資料更顯示該數字為-90dB)。在這些測試中，每個元件 (頻譜分析儀範圍設置在249.9 MHz ～250.1 MHz之間)的信號發生器在250 MHz下工作，並在10 cm的柔性電路上進行測試，無時鐘抖動(clock jitter)。與基準值相比，LpLVDS的改進達20 dBm，CTL的改進達30 dB(目前已達40 dB)。該測試是利用安捷倫(Agilent)頻譜分析儀的近場探針完成。
SerDes解決方案的構建模組
快捷半導體剛宣佈以μSerDesTM產品系列進軍超攜帶型SerDes(串列解串器)市場。目前，該系列的多個產品都能提供用於超攜帶型和消費電子應用的靈活介面，並具有極低功耗和EMI。表1所示為這些產品的比較。相同產品但備有CTL和LpLVDS版本將以尾碼"C"來表明CTL技術。
μSerDes產品適用於廣泛的介面陣列，涵蓋多種應用包括圖元顯示(如RGB和YUV)及微控制器。該產品的獨特之處之一是作為唯一的串列化產品，能夠以單對元件同時支援相機和LCD。而現有的產品則需要四個元件來實現這兩項功能。
μSerDes產品專為超攜帶型應用而設，待機功率僅為100 nA，它對電池壽命極為重要。其EMI在基頻下比LVCMOS低40 dB，在諧波情況下更低，使對外輻射大為下降，因而不會對無線信號造成干擾。圖2顯示全雙向FIN24的功能模組示意圖。該產品與FIN12A和FIN24A的主要區別在於暫存器輸入。在A版本中，S1和S2選擇鎖相迴路(Phase Locked Loop，PLL)頻率範圍；在非A版本中，它們則決定是兩個單向(相對方向)輸出或四個單向 (相同方向)I/O。此外，字元邊界發生器(Word Boundary Generator)、字元時鐘發生器(Word CK Generator)、串列器和解串器控制都是相同的。除了S1和S2的分別外，兩個版本的控制邏輯都一模一樣。
FIN24使用一對SerDes單元，在相對方向或標準雙向介面操作下，從兩個不同的資料源交替導引資料流程。雙向資料流程由流向(DIRI)控制終端來控制。通過硬連線DIRI終端，元件可配置為單向工作模式。在FIN24上，利用S1和S2模式控制終端可以選擇2個或4個單向控制終端。
內部PLL產生在串列鏈路上進行傳輸所需的位元時鐘頻率。由於超攜帶型設計的功率敏感性，時鐘並未嵌入，因為這需要在解串器中增加額外的PLL，從而大幅提高功耗。採用創新技術提供位元時鐘、字元時鐘和兩對差動信號上的資料，優點除了能減少佈線外，還可將字元邊界作為一個特別序列傳送，確保字元邊界不會遺失。
在大多數情況下，雙向操作能通過單一PLL來實現，並視乎系統參數選擇單或雙個PLL操作。由於該單元具有一個內部PLL和內置差動終端，這些功能的實現並毋需外部元件。利用快捷半導體的LpLVDS技術，元件還能支援超低功耗的關斷模式，可以在電池供電應用中節省功率。
除了低功率LVDS差動介面之外，該單元也有一個連接最小2mA源/漏極(source/sink)的LVCMOS平行I/O介面。I/O電源範圍在1.65V～3.6V之間，模擬電源為2.775V ± 5%。多模工作允許單個元件作為串化器或解串器工作。可選擇的單向控制終端使串列化資料速率可達每秒780Mb。
圖3所示為標準像素(如RGB或YUV)介面。典型的SerDes應用如RGB顯示介面是同步的，並具有自由振盪時鐘，既能用作PLL的時鐘參考信號，也能作為將資料鎖入串化器中的資料選通信號(data strobe signal)。RGB介面有3種形式信號：VSYNC和HSYNC控制信號、資料以及圖元時鐘。資料以每次一個圖元的形式提供，並在時鐘的上升邊沿經選通進入串化器。HSYNC和VSYNC用來決定水平行(HSYNC)和幀終端(VSYNC)，並通過資料進行計時。最關鍵的時序是時鐘和資料信號之間的建立(set-up)和保持(hold)時間。資料轉換一般與時鐘下降邊沿同步發生。資料於是在時鐘的上升邊沿被閂鎖在串化器或時序控制器中，一般以資料字元集中。而信號管理對於資料串列化和解串化很有幫助。
微控制器(MCU)介面與RGB介面的操作方式不同。RGB介面通常是單向只寫的介面，而MCU介面既可以只寫也可以是雙向讀/寫。如圖4所示，MCU介面一般有四種類型的信號，比較RGB介面只有3種。圖4中的例子是只寫介面。
還有一種信號類型是時鐘參考信號，它必須提供給串化器作為PLL的時鐘參考。參考信號的特定頻率取決於串列化如何進行。最小的頻率要求比所用最大的WE-Bar頻率稍大。最大的頻率則可以大很多，視WE-Bar LOW的最小寬度要求，以及W-Bar信號的下降沿而定。
結語
目前已開發出兩種差動串列I/O技術，CTL和LpLVDS，以滿足各種超攜帶型應用的需要。CTL是最低功耗及EMI的解決方案，而LpLVDS(低功耗LVDS) I/O元件除了提供極低功耗和EMI之外，還具有交流耦合和直流平衡功能。首批LpLVDS和CTL產品經已推出，協助系統設計人員從平行資料轉向串列資料。快捷半導體已計畫推出廣泛的產品系列，引領SerDes解決方案的重要發展。
μSerDes系列的首批產品提供了功能強大的解決方案，可以滿足在多個超攜帶型和消費電子設備平臺上實現串列化的所有需求。然而，這僅僅是個開端，快捷半導體經已做好計畫，繼續保持其領先地位，並且大幅提升其SerDes產品的性能及拓寬其應用範圍。
由於超攜帶型產品的工作速度越來越快，信號數量越來越多，傳統的平行信號傳輸方法已不敷應用，需要求變。經由將資料流程串列化，攜帶型產品的設計人員能夠獲得與筆記型電腦、多功能印表機及其它數位應用相類似的優勢，包括：(1)減少佈線和連接器的數目；(2)增強佈線靈活性；(3)毋需位準轉換器、遮罩和電磁干擾(EMI)濾波器；(4)提高功能。
當中的關鍵在於差動信號技術。差動信號具有串列化所需的高速度，並提供極低功耗和EMI的環境。通過使用兩種不同的差動信號技術，即電流傳輸邏輯(Current Transfer Logic，CTL)和增強型低壓差動信號(Low Voltage Differential Signal，LVDS)技術LpLVDS，系統設計人員具備了獨特的能力，可以進行靈活的設計。對於超攜帶型產品，正確的SerDes(串化器/解串器)解決方案能把佈線數目減少十分之一、將EMI降低30dBm～40dBm，並且與現有的設計配合而無需改變任何架構，同時提供極小的封裝尺寸，小至15.75 mm2。
差動信號之外的替代技術
現在，手機面對的問題與筆記型電腦約10年前所經歷的問題類似。顯示器提供的解析度很高，顏色也很多。此外，手機的功能正不斷增加，如相機等。相機信號通過流行的翻蓋式手機的鉸鏈發送出去。手機顯示幕有時採用雙向微控制器(MCU)介面來連接基地台和顯示器，以便降低功耗。這兩種新應用需求向串化器提出了挑戰：如何有效地提供雙向串列化。而差動信號的雙向串列化則可解決這個問題。
差動信號在接收器端工作，並比較兩路信號的分別(故名為差動)。一般來說，一路信號中的感應雜訊也會被感應進入另一路信號中(即共模雜訊)，因此兩路信號之間的差值不受影響。這個現象使得差動信號可以在較單端信號(single-ended signal)低得多的信號位準中工作。
不過，在過去10年來，業界一直致力於進行串列化的整合，當中所面對的一些主要問題包括串列化所需的高速時鐘，以及高性能差動信號所需高度匹配的I/O。由於功率的要求高，加上元件其餘部分產生的雜訊問題，高速信號整合是一個難度極高的挑戰。
LVDS的低功率需求和出色的雜訊特性使它成為超大型積體電路(VLSI)的一個重大突破。LVDS幾乎是無雜訊的技術，同時具有卓越的抑制共模雜訊能力。不過，由於這種技術的電壓浮動減小，減弱了整合差動信號的能力，使得它對VLSI的數位元件所產生的雜訊更為敏感。為了克服這些問題，快捷半導體開發出兩種新技術：LpLVDS和CTL，可以滿足超攜帶型市場的需要。
LpLVDS是針對短距離和低功耗應用的新一代LVDS技術，以那些需要新一代功率、尺寸、EMI和成本性能的攜帶型應用而設。LpLVDS和LVDS能相互操作，以滿足具有100歐姆終端電阻的電流模式差動信號的LVDS標準。但較之於LVDS，LpLVDS具有更低電壓浮動(250mV)、低功耗(4x或每通道最大約5mW)、較慢的邊緣速率(edge rates)(2x)以獲得更低的EMI，並能在更寬的電壓範圍內(1.5V～3.3V)工作。
CTL是用於更短距離的新一代差動信號技術。它是第一種用於感測接收器電流方向的差動信號技術，能夠促進I/O的發展，適用於那些要求較LpLVDS更低功耗、尺寸和EMI的攜帶型應用。關鍵參數包括更小的電壓浮動(大約50mV)、更低的功耗(較LpLVDS約低5倍，在1.8Vcc下每通道功率不超過1mW)、更大的工作電壓範圍(1.5V～3.3V)，以及顯著減小的EMI(在基頻下約為-90dB)。更重要的是，諧波的間距足夠寬，在許多情況下能避開無線工作所要求的頻率。
EMI測量可對這些技術與現有的方法進行比較。圖1顯示單端電流感測技術的EMI測量值為-46dBm，比較快捷半導體的LpLVDS差動技術為-68dBm及其CTL差動技術為-76dBm(最新的資料更顯示該數字為-90dB)。在這些測試中，每個元件 (頻譜分析儀範圍設置在249.9 MHz ～250.1 MHz之間)的信號發生器在250 MHz下工作，並在10 cm的柔性電路上進行測試，無時鐘抖動(clock jitter)。與基準值相比，LpLVDS的改進達20 dBm，CTL的改進達30 dB(目前已達40 dB)。該測試是利用安捷倫(Agilent)頻譜分析儀的近場探針完成。
SerDes解決方案的構建模組
快捷半導體剛宣佈以μSerDesTM產品系列進軍超攜帶型SerDes(串列解串器)市場。目前，該系列的多個產品都能提供用於超攜帶型和消費電子應用的靈活介面，並具有極低功耗和EMI。表1所示為這些產品的比較。相同產品但備有CTL和LpLVDS版本將以尾碼"C"來表明CTL技術。
μSerDes產品適用於廣泛的介面陣列，涵蓋多種應用包括圖元顯示(如RGB和YUV)及微控制器。該產品的獨特之處之一是作為唯一的串列化產品，能夠以單對元件同時支援相機和LCD。而現有的產品則需要四個元件來實現這兩項功能。
μSerDes產品專為超攜帶型應用而設，待機功率僅為100 nA，它對電池壽命極為重要。其EMI在基頻下比LVCMOS低40 dB，在諧波情況下更低，使對外輻射大為下降，因而不會對無線信號造成干擾。圖2顯示全雙向FIN24的功能模組示意圖。該產品與FIN12A和FIN24A的主要區別在於暫存器輸入。在A版本中，S1和S2選擇鎖相迴路(Phase Locked Loop，PLL)頻率範圍；在非A版本中，它們則決定是兩個單向(相對方向)輸出或四個單向 (相同方向)I/O。此外，字元邊界發生器(Word Boundary Generator)、字元時鐘發生器(Word CK Generator)、串列器和解串器控制都是相同的。除了S1和S2的分別外，兩個版本的控制邏輯都一模一樣。
FIN24使用一對SerDes單元，在相對方向或標準雙向介面操作下，從兩個不同的資料源交替導引資料流程。雙向資料流程由流向(DIRI)控制終端來控制。通過硬連線DIRI終端，元件可配置為單向工作模式。在FIN24上，利用S1和S2模式控制終端可以選擇2個或4個單向控制終端。
內部PLL產生在串列鏈路上進行傳輸所需的位元時鐘頻率。由於超攜帶型設計的功率敏感性，時鐘並未嵌入，因為這需要在解串器中增加額外的PLL，從而大幅提高功耗。採用創新技術提供位元時鐘、字元時鐘和兩對差動信號上的資料，優點除了能減少佈線外，還可將字元邊界作為一個特別序列傳送，確保字元邊界不會遺失。
在大多數情況下，雙向操作能通過單一PLL來實現，並視乎系統參數選擇單或雙個PLL操作。由於該單元具有一個內部PLL和內置差動終端，這些功能的實現並毋需外部元件。利用快捷半導體的LpLVDS技術，元件還能支援超低功耗的關斷模式，可以在電池供電應用中節省功率。
除了低功率LVDS差動介面之外，該單元也有一個連接最小2mA源/漏極(source/sink)的LVCMOS平行I/O介面。I/O電源範圍在1.65V～3.6V之間，模擬電源為2.775V ± 5%。多模工作允許單個元件作為串化器或解串器工作。可選擇的單向控制終端使串列化資料速率可達每秒780Mb。
圖3所示為標準像素(如RGB或YUV)介面。典型的SerDes應用如RGB顯示介面是同步的，並具有自由振盪時鐘，既能用作PLL的時鐘參考信號，也能作為將資料鎖入串化器中的資料選通信號(data strobe signal)。RGB介面有3種形式信號：VSYNC和HSYNC控制信號、資料以及圖元時鐘。資料以每次一個圖元的形式提供，並在時鐘的上升邊沿經選通進入串化器。HSYNC和VSYNC用來決定水平行(HSYNC)和幀終端(VSYNC)，並通過資料進行計時。最關鍵的時序是時鐘和資料信號之間的建立(set-up)和保持(hold)時間。資料轉換一般與時鐘下降邊沿同步發生。資料於是在時鐘的上升邊沿被閂鎖在串化器或時序控制器中，一般以資料字元集中。而信號管理對於資料串列化和解串化很有幫助。
微控制器(MCU)介面與RGB介面的操作方式不同。RGB介面通常是單向只寫的介面，而MCU介面既可以只寫也可以是雙向讀/寫。如圖4所示，MCU介面一般有四種類型的信號，比較RGB介面只有3種。圖4中的例子是只寫介面。
還有一種信號類型是時鐘參考信號，它必須提供給串化器作為PLL的時鐘參考。參考信號的特定頻率取決於串列化如何進行。最小的頻率要求比所用最大的WE-Bar頻率稍大。最大的頻率則可以大很多，視WE-Bar LOW的最小寬度要求，以及W-Bar信號的下降沿而定。
結語
目前已開發出兩種差動串列I/O技術，CTL和LpLVDS，以滿足各種超攜帶型應用的需要。CTL是最低功耗及EMI的解決方案，而LpLVDS(低功耗LVDS) I/O元件除了提供極低功耗和EMI之外，還具有交流耦合和直流平衡功能。首批LpLVDS和CTL產品經已推出，協助系統設計人員從平行資料轉向串列資料。快捷半導體已計畫推出廣泛的產品系列，引領SerDes解決方案的重要發展。
μSerDes系列的首批產品提供了功能強大的解決方案，可以滿足在多個超攜帶型和消費電子設備平臺上實現串列化的所有需求。然而，這僅僅是個開端，快捷半導體經已做好計畫，繼續保持其領先地位，並且大幅提升其SerDes產品的性能及拓寬其應用範圍。
