話說，分久必合，合久必分。為了節省板面積和BOM成本，人們曾經拼命想法設法把所有東西整合在一個小晶片中；然而，當SoC發展到極限時，不免會讓我們開始回頭檢討：這樣真的是最為經濟有效的途徑嗎？
自從人類觀察、感知到所謂“信號”的存在後，便開始試圖加以測量、分析並控制，以為己所用。信號歷經機械、類比電信信號、固態電子類比、固定功能數位、硬編碼軟體等幾種型態的演變後，如今已進化到以更高級的編譯軟體來“處理”了。整個發展歷程，就宛若一部人類演進史。
ADI高速信號處理業務部產品線經理David Robertson用了幾個教科書中曾經很熟悉的“模型”，來形容信號處理的概念。他提到，也許大部分的人都是以呆板的“地質學”模型來思考信號處理生態，那是一個同心圓的環狀關係；最外層是感知到的實際信號層，往內依序是類比電子信號(脈衝)、數位電子信號，最中間以“軟體”為圓心。由此所引發的一個有趣的問題是：時移勢易，隨著內環數位和軟體的迅速膨脹，在總體容積不變、而實際信號向外退卻又有限的情況下，是否會嚴重擠壓到類比信號的生存空間？
照片人物： ADI高速信號處理業務部產品線經理David Robertson
Robertson顯然對此不以為然，他認為，歷史的印記告訴我們，打從1840年代電報的出現、1876年電話的問世，以及1890年代無線電的誕生帶動電晶體和積體電路的大行其道，都推翻了這樣的疑慮；這些電信史上的重大發明，頗有幾分宇宙“大爆炸學說”的味道，若用“天文學”模型來看待信號處理的消長，似乎要更貼切一些。從這樣的角度來看，類比的發展空間不僅不會縮減，反而
(A) (B)
圖1：在地質學模型下，對信號感知環境的理解
會因得益於各環節中間所產生的“技術氣泡”，而帶來新契機。例如在數位VLSI(超大型積體電路)中，高速時鐘和I/O埠的類比問題，卻是備受重視；故可以斷言，新的數位設備將會包含越來越多的類比IC。
另一個“鐵證如山”的事實來自於近年來類比IC的增長率，從圖2可看出，藍色所示的類比IC增長速度，自1995年以來便一直呈現節節高的態勢，甚至遠遠高於整體半導體行業水平。如此所得出的結論是，面對數位化勢力的大軍壓境，類比元件並不會就此消失，而是從原本如恐龍般的龐然大物，漸近發展到今天的“無孔不入”。
圖2：1995－2005年全球類比IC增長率
永不退場的類比元件
再深一層分析，Robertson選中溝通類比和數位的重要橋樑──類比數位轉換器(ADC)來談“混合信號IC的整合發展趨勢”。他解釋說，儘管隨著ADC朝著信號源(天線)方向的發展，數位信號處理正在取代類比信號處理；然值得格外留意的是，這並不意味著類比元件的退場，相反的，由於“超外差式接收機信號鏈”仍是常態，對類比前端的性能要求也在增長。此外，在終端應用朝向網路多媒體靠攏的今天，ADC在製造技術和架構上也起了微妙的變化，從而引起諸多討論：因為電壓越來越低與製程的不易相容，是否該由單晶片回到多晶片組合？又，應如何“創新”元件，該把類比元件整合到哪部分的晶片中？
圖3：ADC的時間座標
乍看之下，這似乎和當下仍力倡的SoC主流存在著極深的矛盾；且暫時拋卻根深蒂固的成見，試著站在Robertson的立論點來領略其主張：他認為，雖然平均而言，著墨於如何提高整合度，探討降低功耗、製造技術和電源移植的學術論文總提交率達70%，但是不容忽視的是，它背後可能逼近1億美元的高昂開發成本！試問，有幾個系統開發商能負擔得起這樣的鉅資投入？“手機和電腦相關應用由於數量大，或許可以；但像超聲波等醫療設備或小眾的數位消費產品，或許就有相當的困難”，Robertson說。他並直言，這也是為何混合信號的FPGA、突破線寬限制，以及分隔和系統封裝(SiP)會逐漸備受關注的原因。
製程技術線寬對數位IC成本的降低是有利的。雖然CMOS製程技術向微細化方向發展，造成數位電路尺寸快速縮小，迫使半導體業者必須將更多的功能整合到相同尺寸的晶片中，也使晶圓的單位面積成本上升。所幸，因為電路尺寸縮小的速度仍將比晶圓成本上升的速度快，大致來說，每項功能成本還是會呈下降趨勢。反觀線寬對類比IC的影響就截然不同了，據悉當CMOS製程線寬縮小到0.25μm時，類比電路的線寬便不能再被明顯地減小，且由於電源電壓的降低會出現支援信號動態範圍的問題，故其整體效能表現可能保持在原來的水平；故而一味追求線寬上的微縮，意義實在不大，反而會使高性能類比電路的設計變得更加困難，需要的時間更長。更不利的消息是：如此一來，每項功能成本將會上升！因此，類比元件的製程發展，只要適當推進即可，無須急著躋身“最前沿”之列。
“此外，電壓越來越低的結果，還會導致驅動負荷大幅縮小，使可能的應用領域大受局限；故而矽技術正在大膽挺進前所未及的領域。不僅通信由聲音、資料過渡到多媒體，泛用型的應用也積極往攜帶型和移動性走去”，Robertson指出。他並預言，MEMS將會是下一代主流傳感技術，因為它能檢測到從前所無法檢測到的應用，如：加速計和陀螺儀、化學感測器和氣敏感測器，以及生化檢測和健康應用。統言之，只要能降低成本、減小尺寸、降低功耗並增加新功能的，便是好的解決方案。
分隔，有時比整合更適合
ADI更進一步出一個耐人尋味的主張：“Smart Partition”(“優化分隔”)。有別於傳統將數位晶片和混合信號前端(MxFE)整合到一起的方式，ADI的思維邏輯是：將這兩塊分離處理，不僅可避開類比製程“拖累”整個單晶片面積的縮減，更可提高總產量和整體性能，同時降低成本。因而大聲疾呼：不要一味地為整合而整合！Robertson表示，盲目整合SoC可能存在以下的挑戰：
-由於整合難度高，研發費用可觀，加上晶片本身的製造代價不斐，可能導致成本過高；
-為將混合信號整合在內，在設計上可能必須有所折衷；且類比和射頻部分的數位雜訊不易解決；
-可選解決方案相對有限，且很難靈活調整產品變化，新的製程技術移植亦緩慢；
-產品使用說明中的技術指標將減少，不利於測試工作的糾錯；且混合信號測試範圍要求包含重要的網路協定測試，用戶常需購買昂貴的混合信號測試硬體產品方能應對。
此時，“Smart Partition”便能突顯它的價值：盡可能優化晶片產量和成本、降低測試成本，並使新技術快速推向市場；且類比技術和數位技術獨立發展的結果，還可善用混合和匹配的靈活性，免去深次微米製程技術對混合信號工藝移植造成明顯困難。為此，ADI在整合資料轉換器的相關產品組合上也做了相應的調整；以OFDM產品為例，同時備有A/D Converter完全分離、與後端數位數據機整合，以及與前端RF/IF線性電路整合等3種方案任君選擇，讓用戶能依自身研發實力和實際需求後而選擇最適者。其中，第三種向前整合的方式由於必須結合深厚的射頻功底，倍顯難得，而ADI就是其中之一。
日前，ADI在美國波士頓WiMAX世界峰會上展示了兩款用於全球WiMAX(微波接入互通)終端的RF收發器──AD9352/AD9353，即是這種Smart Partition概念下的代表作。這有助於採用更加經濟有效的精細佈線技術，例如90nm或65nm生產數位基頻晶片。該收發器可以通過名為ADI/Q的數位I/Q介面與數位調變器直接相連；它是一種簡單的平行CMOS數位I/O介面，可直接彙寫成標準，已被多家數位調變器廠商採用。順帶一提，ADI/Q是ADI對其產品中I/Q介面的命名，似乎有意突顯其特立獨行之處，其意在樹立典範的雄心壯志，不言自明。
AD9352和AD9353是用於WiMAX(基於IEEE 802.16標準)無線網路系統全整合直接變頻收發器，它們在單晶片內提供一種完整的RF和混合信號系統。雙頻帶AD9352工作在2.3～2.7GHz和4.9～5.9GHz頻帶範圍內，而單頻帶AD9353工作在3.3～3.8 GHz頻帶範圍內。這兩款收發器覆蓋了世界範圍內絕大部分獲得許可和未經許可的頻帶。兩款收發器皆整合了12位元解析度(ADI透露，市面上的WiFi射頻多只有8位元的精准度)、60 MSPS採樣速率ADC和DAC，具有智慧系統功能，例如自動校準、自動增益控制、發射功率控制、支援自動頻率控制，以及用於系統監測的輔助ADC和DAC。內置轉換器和智慧系統功能降低了對調變器和收發器之間即時信號處理的需求程度，從而大大簡化了RF驅動器的開發和支援。
這兩款收發器還整合了一個高靈敏度直接變頻CMOS接收器和頻帶可選基頻濾波器。通過整合一個小數N分頻的頻率合成器提供了一個低相位雜訊本地振盪器(LO)通道。另外，為了降低系統成本，內置石英振盪器替代了昂貴的壓控溫度補償石英振盪器(VCTCXO)。AD9352和AD9353現可提供產品樣品，並且計畫將於2006年12月提供大量產品。。
結語
話說，分久必合，合久必分。為了節省板面積和BOM成本，人們曾經拼命想法設法把所有東西整合在一個小晶片中；然而，當SoC發展到極限時，不免會讓我們開始回頭檢討：這樣真的是最為經濟有效的途徑嗎？或許ADI多管齊下的方式，能賦予系統設計者更多的自由裁量權。
一個引發聯想的延伸問題是：既然WiMAX Terminal開始引進這種新穎做法，那麼ADI是否會在手機終端也採用類似方式？Robertson的回答是， RF、數位基頻和類比基頻的整合由於製程相去甚遠，目前還是以SiP系統封裝為主；等將來RF主流製程逐漸由BiCMOS完全過渡到CMOS後，或許可行性會大增。他透露，現階段ADI已有近一半的產品改採CMOS製造技術，並預言說未來3G時代來臨，由於頻寬增大了，相關元件往CMOS製程邁進的腳步將會更快。這點倒是和英飛凌等大廠“英雄所見略同”，畢竟，性能仍是主要考量。
自從人類觀察、感知到所謂“信號”的存在後，便開始試圖加以測量、分析並控制，以為己所用。信號歷經機械、類比電信信號、固態電子類比、固定功能數位、硬編碼軟體等幾種型態的演變後，如今已進化到以更高級的編譯軟體來“處理”了。整個發展歷程，就宛若一部人類演進史。
ADI高速信號處理業務部產品線經理David Robertson用了幾個教科書中曾經很熟悉的“模型”，來形容信號處理的概念。他提到，也許大部分的人都是以呆板的“地質學”模型來思考信號處理生態，那是一個同心圓的環狀關係；最外層是感知到的實際信號層，往內依序是類比電子信號(脈衝)、數位電子信號，最中間以“軟體”為圓心。由此所引發的一個有趣的問題是：時移勢易，隨著內環數位和軟體的迅速膨脹，在總體容積不變、而實際信號向外退卻又有限的情況下，是否會嚴重擠壓到類比信號的生存空間？
照片人物： ADI高速信號處理業務部產品線經理David Robertson
Robertson顯然對此不以為然，他認為，歷史的印記告訴我們，打從1840年代電報的出現、1876年電話的問世，以及1890年代無線電的誕生帶動電晶體和積體電路的大行其道，都推翻了這樣的疑慮；這些電信史上的重大發明，頗有幾分宇宙“大爆炸學說”的味道，若用“天文學”模型來看待信號處理的消長，似乎要更貼切一些。從這樣的角度來看，類比的發展空間不僅不會縮減，反而
(A) (B)
圖1：在地質學模型下，對信號感知環境的理解
會因得益於各環節中間所產生的“技術氣泡”，而帶來新契機。例如在數位VLSI(超大型積體電路)中，高速時鐘和I/O埠的類比問題，卻是備受重視；故可以斷言，新的數位設備將會包含越來越多的類比IC。
另一個“鐵證如山”的事實來自於近年來類比IC的增長率，從圖2可看出，藍色所示的類比IC增長速度，自1995年以來便一直呈現節節高的態勢，甚至遠遠高於整體半導體行業水平。如此所得出的結論是，面對數位化勢力的大軍壓境，類比元件並不會就此消失，而是從原本如恐龍般的龐然大物，漸近發展到今天的“無孔不入”。
圖2：1995－2005年全球類比IC增長率
永不退場的類比元件
再深一層分析，Robertson選中溝通類比和數位的重要橋樑──類比數位轉換器(ADC)來談“混合信號IC的整合發展趨勢”。他解釋說，儘管隨著ADC朝著信號源(天線)方向的發展，數位信號處理正在取代類比信號處理；然值得格外留意的是，這並不意味著類比元件的退場，相反的，由於“超外差式接收機信號鏈”仍是常態，對類比前端的性能要求也在增長。此外，在終端應用朝向網路多媒體靠攏的今天，ADC在製造技術和架構上也起了微妙的變化，從而引起諸多討論：因為電壓越來越低與製程的不易相容，是否該由單晶片回到多晶片組合？又，應如何“創新”元件，該把類比元件整合到哪部分的晶片中？
圖3：ADC的時間座標
乍看之下，這似乎和當下仍力倡的SoC主流存在著極深的矛盾；且暫時拋卻根深蒂固的成見，試著站在Robertson的立論點來領略其主張：他認為，雖然平均而言，著墨於如何提高整合度，探討降低功耗、製造技術和電源移植的學術論文總提交率達70%，但是不容忽視的是，它背後可能逼近1億美元的高昂開發成本！試問，有幾個系統開發商能負擔得起這樣的鉅資投入？“手機和電腦相關應用由於數量大，或許可以；但像超聲波等醫療設備或小眾的數位消費產品，或許就有相當的困難”，Robertson說。他並直言，這也是為何混合信號的FPGA、突破線寬限制，以及分隔和系統封裝(SiP)會逐漸備受關注的原因。
製程技術線寬對數位IC成本的降低是有利的。雖然CMOS製程技術向微細化方向發展，造成數位電路尺寸快速縮小，迫使半導體業者必須將更多的功能整合到相同尺寸的晶片中，也使晶圓的單位面積成本上升。所幸，因為電路尺寸縮小的速度仍將比晶圓成本上升的速度快，大致來說，每項功能成本還是會呈下降趨勢。反觀線寬對類比IC的影響就截然不同了，據悉當CMOS製程線寬縮小到0.25μm時，類比電路的線寬便不能再被明顯地減小，且由於電源電壓的降低會出現支援信號動態範圍的問題，故其整體效能表現可能保持在原來的水平；故而一味追求線寬上的微縮，意義實在不大，反而會使高性能類比電路的設計變得更加困難，需要的時間更長。更不利的消息是：如此一來，每項功能成本將會上升！因此，類比元件的製程發展，只要適當推進即可，無須急著躋身“最前沿”之列。
“此外，電壓越來越低的結果，還會導致驅動負荷大幅縮小，使可能的應用領域大受局限；故而矽技術正在大膽挺進前所未及的領域。不僅通信由聲音、資料過渡到多媒體，泛用型的應用也積極往攜帶型和移動性走去”，Robertson指出。他並預言，MEMS將會是下一代主流傳感技術，因為它能檢測到從前所無法檢測到的應用，如：加速計和陀螺儀、化學感測器和氣敏感測器，以及生化檢測和健康應用。統言之，只要能降低成本、減小尺寸、降低功耗並增加新功能的，便是好的解決方案。
分隔，有時比整合更適合
ADI更進一步出一個耐人尋味的主張：“Smart Partition”(“優化分隔”)。有別於傳統將數位晶片和混合信號前端(MxFE)整合到一起的方式，ADI的思維邏輯是：將這兩塊分離處理，不僅可避開類比製程“拖累”整個單晶片面積的縮減，更可提高總產量和整體性能，同時降低成本。因而大聲疾呼：不要一味地為整合而整合！Robertson表示，盲目整合SoC可能存在以下的挑戰：
-由於整合難度高，研發費用可觀，加上晶片本身的製造代價不斐，可能導致成本過高；
-為將混合信號整合在內，在設計上可能必須有所折衷；且類比和射頻部分的數位雜訊不易解決；
-可選解決方案相對有限，且很難靈活調整產品變化，新的製程技術移植亦緩慢；
-產品使用說明中的技術指標將減少，不利於測試工作的糾錯；且混合信號測試範圍要求包含重要的網路協定測試，用戶常需購買昂貴的混合信號測試硬體產品方能應對。
此時，“Smart Partition”便能突顯它的價值：盡可能優化晶片產量和成本、降低測試成本，並使新技術快速推向市場；且類比技術和數位技術獨立發展的結果，還可善用混合和匹配的靈活性，免去深次微米製程技術對混合信號工藝移植造成明顯困難。為此，ADI在整合資料轉換器的相關產品組合上也做了相應的調整；以OFDM產品為例，同時備有A/D Converter完全分離、與後端數位數據機整合，以及與前端RF/IF線性電路整合等3種方案任君選擇，讓用戶能依自身研發實力和實際需求後而選擇最適者。其中，第三種向前整合的方式由於必須結合深厚的射頻功底，倍顯難得，而ADI就是其中之一。
日前，ADI在美國波士頓WiMAX世界峰會上展示了兩款用於全球WiMAX(微波接入互通)終端的RF收發器──AD9352/AD9353，即是這種Smart Partition概念下的代表作。這有助於採用更加經濟有效的精細佈線技術，例如90nm或65nm生產數位基頻晶片。該收發器可以通過名為ADI/Q的數位I/Q介面與數位調變器直接相連；它是一種簡單的平行CMOS數位I/O介面，可直接彙寫成標準，已被多家數位調變器廠商採用。順帶一提，ADI/Q是ADI對其產品中I/Q介面的命名，似乎有意突顯其特立獨行之處，其意在樹立典範的雄心壯志，不言自明。
AD9352和AD9353是用於WiMAX(基於IEEE 802.16標準)無線網路系統全整合直接變頻收發器，它們在單晶片內提供一種完整的RF和混合信號系統。雙頻帶AD9352工作在2.3～2.7GHz和4.9～5.9GHz頻帶範圍內，而單頻帶AD9353工作在3.3～3.8 GHz頻帶範圍內。這兩款收發器覆蓋了世界範圍內絕大部分獲得許可和未經許可的頻帶。兩款收發器皆整合了12位元解析度(ADI透露，市面上的WiFi射頻多只有8位元的精准度)、60 MSPS採樣速率ADC和DAC，具有智慧系統功能，例如自動校準、自動增益控制、發射功率控制、支援自動頻率控制，以及用於系統監測的輔助ADC和DAC。內置轉換器和智慧系統功能降低了對調變器和收發器之間即時信號處理的需求程度，從而大大簡化了RF驅動器的開發和支援。
這兩款收發器還整合了一個高靈敏度直接變頻CMOS接收器和頻帶可選基頻濾波器。通過整合一個小數N分頻的頻率合成器提供了一個低相位雜訊本地振盪器(LO)通道。另外，為了降低系統成本，內置石英振盪器替代了昂貴的壓控溫度補償石英振盪器(VCTCXO)。AD9352和AD9353現可提供產品樣品，並且計畫將於2006年12月提供大量產品。。
結語
話說，分久必合，合久必分。為了節省板面積和BOM成本，人們曾經拼命想法設法把所有東西整合在一個小晶片中；然而，當SoC發展到極限時，不免會讓我們開始回頭檢討：這樣真的是最為經濟有效的途徑嗎？或許ADI多管齊下的方式，能賦予系統設計者更多的自由裁量權。
一個引發聯想的延伸問題是：既然WiMAX Terminal開始引進這種新穎做法，那麼ADI是否會在手機終端也採用類似方式？Robertson的回答是， RF、數位基頻和類比基頻的整合由於製程相去甚遠，目前還是以SiP系統封裝為主；等將來RF主流製程逐漸由BiCMOS完全過渡到CMOS後，或許可行性會大增。他透露，現階段ADI已有近一半的產品改採CMOS製造技術，並預言說未來3G時代來臨，由於頻寬增大了，相關元件往CMOS製程邁進的腳步將會更快。這點倒是和英飛凌等大廠“英雄所見略同”，畢竟，性能仍是主要考量。
