為了簡化和規範電源系統的設計，提高分散式電源系統的可靠性和效率，降低系統的成本，一種稱為中間匯流排電源供電結構(IBA)的電源管理逐漸形成規範。在中間匯流排電源出現之前，48V直接降為3.3V或多路低電壓輸出的隔離電源方法一直被各路輸出的交叉干擾、效率和低壓基準等難題所困擾。中間匯流排式電源為較高效率的系統電源的實現奠定了新穎性的低成本平臺。
隨著通信和資料系統中高性能處理器，專用IC和大規模FPGA的出現，系統中的每種單板的電壓種類變得越來越多，板載電源的電流需求越來越大，電壓也越來越低。對於單路輸出的電源往往只對輸出電壓的穩定性，漣波，過衝及其雜訊有要求。對於多路輸出的電源，在某些系統中，對於每一路電源也提出了啟動時間、延遲時間、上升時間、恢復時間、斷電延時的要求，同時對各路電源間的交叉干擾，交叉調整率都提出了要求。原有的單模組電源架構就難以滿足新的通信系統的高速性和多樣性的需求。
為了簡化和規範電源系統的設計，提高分散式電源系統的可靠性和效率，降低系統的成本，一種稱為中間匯流排電源供電結構(IBA)的電源管理逐漸形成規範。在中間匯流排電源出現之前，48V直接降為3.3V或多路低電壓輸出的隔離電源方法一直被各路輸出的交叉干擾、效率和低壓基準等難題所困擾。中間匯流排式電源為較高效率的系統電源的實現奠定了新穎性的低成本平臺。圖1顯示中間匯流排電源系統的方塊圖。
圖1. 中間匯流排電源系統
從上圖的系統電源結構中可以看出，中間匯流排電源將一次電源輸出的48V電壓轉換為非精確調節的9V－18V的中間電壓，再由下一級的DC-DC轉換器變換為負載需要的2.5V和3.3V等電壓。中間匯流排電源為系統起到了承上啟下的隔離並且初步變換電壓作用，由於可以工作在開放迴路模式，因此具備效率高，成本低的特點，並為下一級DC-DC變換器的最佳化設計提供了條件。它應具有軟啟動，過流和短路保護，欠壓保護和熱保護的功能。
半橋式中間匯流排電源的設計考慮及實例
負載點電源(POL)在單路或多路非隔離的供電上，容易實現非常高效和穩定的能量變換，可以滿足各種不同的最先進的系統控制及記憶體的需求。而位於負載點電源上端的中間匯流排電源就可以用一種無反饋，低成本，電路簡單，而且容易擴展功率輸出的電源控制晶片實現。圖3表示一種完整的半橋式匯流排電源。在圖3電路中，U2是ISL6744，一種簡單的雙端輸出的PWM控制器。它的各管腳功能詳見資料表[1]。ISL6744為低成本的橋式拓墣結構而且要求精確震盪頻率和截止時間的控制提供了一種選擇。它以簡潔的週邊元件實現了具有可調軟啟動、過電流、短路保護和內部過熱保護的100W輸出的半橋電路。CR3,R2,R7,C6,Q5,D1組成了電源的啟動及偏置電路。ISL6700為半橋電路的MOSFET驅動器。
在圖3的半橋電路頻率設置為200kHz。圖2是空載時半橋匯流排電源的輸入特性。從圖中的曲線可以看出，輸入55V時，半橋電路的輸入電流為150mA，此時測得的的輸出電壓為13V。
作為匯流排變換器 ，半橋轉換器可以在接近50%的工作周期比(每個開關管的工作周期比D=0.5)開放迴路工作。在輸入電壓48V，輸出12V時，變壓器的變比為=2。
當按中間匯流排變換器輸出10A估算時，按照上式計算得出有效電流為RMS =3.5A。考慮一次側的MOSFET選擇80V/7.5A的半橋開關。變壓器的一次側匝數為4匝，二次側為2匝。對於二次側的自驅動同步整流MOSFET，採用單匝對應的6V作為自驅動閘電壓，這樣的平面變壓器結構簡單。為了降低導通損耗和增加散熱，採用兩個同步整流MOSFET並聯作為全波同步整流的一個橋臂。一次側主管用兩個定額60V/10A的FDS5670並聯。一次側半橋MOSFET的驅動電路採用了低成本的ISL6700驅動晶片(U4)，可以提供1.4A的驅動能力，具有滯環的欠壓保護功能和內置幾十奈秒的截止時間，並提供4x4毫米的封裝。而控制晶片ISL6744AUZ僅佔用5x3毫米的面積。這種封裝為低成本高密度磚塊電源設計奠定了基礎。
半橋電路測試波形和結果
下面的兩個波形是短路啟動 時控制器ISL6744的PWM輸出OUTA(TP4)和OUTB(TP5)的波形。
從測試結果看出，採用ISL6744和ISL6700設計的半橋中間匯流排電源至少實現92%以上的高效率。另外可以實現短路保護和軟啟動功能，輸出電壓沒有過衝。在ISL6744的電源引腳上接的2.7V穩壓二極體D2為ISL6700的預先啟動提供了保證。
全橋電路的設計考慮
為改善隔離變壓器磁性材料的利用率，在大功率輸出時往往考慮全橋電路。圖9為全橋應用電路，該電路可以實現+12V/25A的輸出，自驅動的全波同步整流輸出電路採用了四個功率MOSFEET並聯組成了每個橋臂，選用了適合300W以上的中大功率控制和驅動電路ISL6744和ISL2111。ISL2111可以實現3A/4A的高電平/低電平驅動能力，整合了自舉二極體(bootstrap），可以工作在8V到14V的電壓範圍，具有比ISL6700更短的截止時間，可以帶來較高的運行頻率和效率，同時減少了週邊元件。ISL2111的輸出不受供電VDD的尖峰干擾，不受HS擺向低於地線GND或高速dv/dt變化率的影響。這種廉價的控制器和高性能驅動電路的組合對更大輸出功率的設計的不會帶來顯著的成本增加。
在圖9的全橋電路中，U1的PWM脈衝OUTA發送至U2的LI和U3的HI，這樣一來全橋的主管QL1和QH2就具備了同時導通的條件。
要提高效率降低模組熱點，採用低導通電阻的MOSFET是顯而易見的增效方法，同時合理設計功率元件佈局和PCB的設計也極為關鍵。圖8所示為主要功率元件的佈局例圖，佈局圖的上半部分是輸出電感和自驅動同步整流MOSFET的位置。佈局圖的底部是一次側的MOSFET。PCB嵌入式平面變壓器位於中間。
在低成本的PWM控制器和MOSFET驅動器的基礎上，這種簡單高效的匯流排電源模組已經在展示板和實際通信系統應用中得到了可行性及可靠性的驗證。
參考資料:
[1] ISL6744 datasheet, Intersil Corporation
隨著通信和資料系統中高性能處理器，專用IC和大規模FPGA的出現，系統中的每種單板的電壓種類變得越來越多，板載電源的電流需求越來越大，電壓也越來越低。對於單路輸出的電源往往只對輸出電壓的穩定性，漣波，過衝及其雜訊有要求。對於多路輸出的電源，在某些系統中，對於每一路電源也提出了啟動時間、延遲時間、上升時間、恢復時間、斷電延時的要求，同時對各路電源間的交叉干擾，交叉調整率都提出了要求。原有的單模組電源架構就難以滿足新的通信系統的高速性和多樣性的需求。
為了簡化和規範電源系統的設計，提高分散式電源系統的可靠性和效率，降低系統的成本，一種稱為中間匯流排電源供電結構(IBA)的電源管理逐漸形成規範。在中間匯流排電源出現之前，48V直接降為3.3V或多路低電壓輸出的隔離電源方法一直被各路輸出的交叉干擾、效率和低壓基準等難題所困擾。中間匯流排式電源為較高效率的系統電源的實現奠定了新穎性的低成本平臺。圖1顯示中間匯流排電源系統的方塊圖。
圖1. 中間匯流排電源系統
從上圖的系統電源結構中可以看出，中間匯流排電源將一次電源輸出的48V電壓轉換為非精確調節的9V－18V的中間電壓，再由下一級的DC-DC轉換器變換為負載需要的2.5V和3.3V等電壓。中間匯流排電源為系統起到了承上啟下的隔離並且初步變換電壓作用，由於可以工作在開放迴路模式，因此具備效率高，成本低的特點，並為下一級DC-DC變換器的最佳化設計提供了條件。它應具有軟啟動，過流和短路保護，欠壓保護和熱保護的功能。
半橋式中間匯流排電源的設計考慮及實例
負載點電源(POL)在單路或多路非隔離的供電上，容易實現非常高效和穩定的能量變換，可以滿足各種不同的最先進的系統控制及記憶體的需求。而位於負載點電源上端的中間匯流排電源就可以用一種無反饋，低成本，電路簡單，而且容易擴展功率輸出的電源控制晶片實現。圖3表示一種完整的半橋式匯流排電源。在圖3電路中，U2是ISL6744，一種簡單的雙端輸出的PWM控制器。它的各管腳功能詳見資料表[1]。ISL6744為低成本的橋式拓墣結構而且要求精確震盪頻率和截止時間的控制提供了一種選擇。它以簡潔的週邊元件實現了具有可調軟啟動、過電流、短路保護和內部過熱保護的100W輸出的半橋電路。CR3,R2,R7,C6,Q5,D1組成了電源的啟動及偏置電路。ISL6700為半橋電路的MOSFET驅動器。
在圖3的半橋電路頻率設置為200kHz。圖2是空載時半橋匯流排電源的輸入特性。從圖中的曲線可以看出，輸入55V時，半橋電路的輸入電流為150mA，此時測得的的輸出電壓為13V。
作為匯流排變換器 ，半橋轉換器可以在接近50%的工作周期比(每個開關管的工作周期比D=0.5)開放迴路工作。在輸入電壓48V，輸出12V時，變壓器的變比為=2。
當按中間匯流排變換器輸出10A估算時，按照上式計算得出有效電流為RMS =3.5A。考慮一次側的MOSFET選擇80V/7.5A的半橋開關。變壓器的一次側匝數為4匝，二次側為2匝。對於二次側的自驅動同步整流MOSFET，採用單匝對應的6V作為自驅動閘電壓，這樣的平面變壓器結構簡單。為了降低導通損耗和增加散熱，採用兩個同步整流MOSFET並聯作為全波同步整流的一個橋臂。一次側主管用兩個定額60V/10A的FDS5670並聯。一次側半橋MOSFET的驅動電路採用了低成本的ISL6700驅動晶片(U4)，可以提供1.4A的驅動能力，具有滯環的欠壓保護功能和內置幾十奈秒的截止時間，並提供4x4毫米的封裝。而控制晶片ISL6744AUZ僅佔用5x3毫米的面積。這種封裝為低成本高密度磚塊電源設計奠定了基礎。
半橋電路測試波形和結果
下面的兩個波形是短路啟動 時控制器ISL6744的PWM輸出OUTA(TP4)和OUTB(TP5)的波形。
從測試結果看出，採用ISL6744和ISL6700設計的半橋中間匯流排電源至少實現92%以上的高效率。另外可以實現短路保護和軟啟動功能，輸出電壓沒有過衝。在ISL6744的電源引腳上接的2.7V穩壓二極體D2為ISL6700的預先啟動提供了保證。
全橋電路的設計考慮
為改善隔離變壓器磁性材料的利用率，在大功率輸出時往往考慮全橋電路。圖9為全橋應用電路，該電路可以實現+12V/25A的輸出，自驅動的全波同步整流輸出電路採用了四個功率MOSFEET並聯組成了每個橋臂，選用了適合300W以上的中大功率控制和驅動電路ISL6744和ISL2111。ISL2111可以實現3A/4A的高電平/低電平驅動能力，整合了自舉二極體(bootstrap），可以工作在8V到14V的電壓範圍，具有比ISL6700更短的截止時間，可以帶來較高的運行頻率和效率，同時減少了週邊元件。ISL2111的輸出不受供電VDD的尖峰干擾，不受HS擺向低於地線GND或高速dv/dt變化率的影響。這種廉價的控制器和高性能驅動電路的組合對更大輸出功率的設計的不會帶來顯著的成本增加。
在圖9的全橋電路中，U1的PWM脈衝OUTA發送至U2的LI和U3的HI，這樣一來全橋的主管QL1和QH2就具備了同時導通的條件。
要提高效率降低模組熱點，採用低導通電阻的MOSFET是顯而易見的增效方法，同時合理設計功率元件佈局和PCB的設計也極為關鍵。圖8所示為主要功率元件的佈局例圖，佈局圖的上半部分是輸出電感和自驅動同步整流MOSFET的位置。佈局圖的底部是一次側的MOSFET。PCB嵌入式平面變壓器位於中間。
在低成本的PWM控制器和MOSFET驅動器的基礎上，這種簡單高效的匯流排電源模組已經在展示板和實際通信系統應用中得到了可行性及可靠性的驗證。
參考資料:
[1] ISL6744 datasheet, Intersil Corporation
