摘要
在當今網路、通訊與高階運算設備上，電源管理架構的選用引發了許多挑戰，尤其不斷增強的性能更要求將這類系統應用在它們的電源供應器上。設計結果互相影響，因此當對電源管理架構做出決定性選擇時，理解系統層級的取捨非常重要。當今許多系統，包括網路與通訊開關、路由器與高階伺服器，均採用分散式電源架構(DPA)。DPA由一個前端隔離型的直流/直流轉換器與多重點負載(POL)轉換器組成，以緊密調節負載功率-CPU、網路處理單元(NPU)、ASIC或FPGA。本文概述了如何為每一功率級選擇適合的總體架構與適合的晶片組，也論述了元件技術與關鍵品質因數之間的平衡，以及這些因素是如何影響功率損失、總體電氣效率與熱性能的。
緒論
網路與通訊設備的發展趨勢持續推動了對更多先進NPU與ASIC的需求。當資訊通過網路中樞或從一個通訊設備傳輸到下一個時，帶寬增加與更多複雜的資訊分析需求已促使更多強大的處理資源投入應用。隨著處理器任務處理能力增強，其動力需求也變得更複雜。處理器的持續變化帶來了動力需求的增長。傳統的電源架構僅提供了少許電壓與功率等級，但這些架構目前已不能應付當今系統需求漸增的範圍。不同的電源系統架構應平衡效率、成本與複雜度。目前的發展趨勢傾向於二級架構(參考文獻1)。
網路與通訊系統(包括電信系統)的電源架構均有來自主幹交/直流整流模組的正常48V輸入電壓。不同的系統都將在超越正常供給電壓任一側的範圍運轉。例如，通用電信系統輸入電壓範圍為36到75V，儘管遵循歐洲電信標準協會(ETSI)規範的系統，此範圍將縮小為36到60V。與這些未穩壓的名義電源不同，某些系統由經調變的48V匯流排驅動運轉，典型的匯流排電源變化範圍為(10%。架構必須以最高的電氣效率、空間效率與成本效益等方式將輸入電壓分配給POL轉換器。
圖形1 3.3 與12V分散式電源架構(DPAs)例證功率轉換設計的發展。
傳統的全域電源分配方式遵循兩個基本方案中的某一個(圖1)。第一方案將48V轉換為3.3V的輸出電壓，並通過幾個POL轉換器將3.3V轉換為必要的POL電壓。傳統來講，3.3V電軌是電路板上最缺電的狀態，因此設計者選擇3.3V匯流排以受益於單級轉換，從而消除效率損失。另一方案，更適用於高電壓配電板，是將電壓從48V轉換為所謂的中間匯流排電壓，通常為12V，然後再將12V匯流排轉換為POL電壓。
每種DPA都有其優缺點。當電路板上主要負載需要3.3V的工作電壓，並且電路板上遍佈若干3.3V負載，設計者一般使用3.3V匯流排DPA。設計者通常採用此方法以最小化電路板上二級轉換的數量，從而在最缺電的狀態下使效率最大化。然而，3.3V匯流排DPA系統要求每個POL轉換器都具備產生其他工作電壓的偏電源。
另一個問題是因隔離型的轉換器通常缺乏對輸出斜率的控制，3.3V的輸出需要一個內嵌時序的FET。內嵌時序的FET只在啟動和斷電時有用；在其他任何時候，直流損失耗損影響效率，增加零件，並且加大成本。而因工作電壓持續降低，支配電軌將向2.5V移動。對同樣的板載電源，板上電流增大32%，配電損耗增加約74%。
3.3V匯流排必須在電路板上產生所有其他工作電壓。也可以存在幾個額外的輸出電壓，並且每一輸出均能使用高頻轉換直流/直流POL轉換器。POL轉換器高頻轉換開關可向3.3V輸入限反向注入雜訊，並且因為3.3V限額直接供給負載，架構要求大量濾波以保護3.3V的負載。3.3V匯流排也為ASIC提供動力，但因ASIC的高成本，若出現不想要的情況---濾波不足則會對雜訊敏感並將受損。
當全部板載功率較高且無任何負載電壓在電路板上佔據主導地位，設計者通常採用12V中間匯流排DPA。採用此方法，因電流在給定功率水平下較低，配電損耗也較低。對於此種架構，POL轉換器產生全部工作電壓。應用12V的DPA簡化了POL轉換器的偏壓。內嵌時序的FET也能控制POL轉換器的啟動與斷電，儘管大多數可用的POL轉換器可直接控制此功能。
當今的12V輸出模組是典型的提供自動調整輸出的完全特性的"模塊"，通過光耦，12V"模塊"內的回授為轉換器的一次側提供返回信號。由於rms電流較高，12V"模塊"效率相對較低。這些模組要求40到100V，二次側FET，通常比平均輸出電壓較低時容許低電壓FET使用的必要工作阻抗更高。完全調整的"模塊"價格昂貴，因模組內有大量元件，對給定輸出功率而言體積過大。板載雙工電源分配的更有效方法是設立一個3.3到12V之間未調整的中間電壓(圖形2)。
圖形2 最佳的DPA方案應用中間匯流排。
新型的POL轉換器可接受較寬範圍的輸入電壓，這就意味著設計者能對隔離型的轉換器階段採用更簡便的方法以產生中間匯流排電壓。取決於輸出功率水平，POL轉換器最佳的輸入電壓是6到12V。佔用較小空間且元件較少的隔離型轉換器效果非常有效。完全特性的"模塊"可使用50或更多的組件，不必要地增加了總體設計複雜度。去除輸出電壓調整為顯著減少模組元件數量提供了機會。未調變的直流匯流排轉換器使用一個固定以50%工作負載迴路運轉的隔離型轉換器，從而允許簡單的自驅動次級同步整流，能量轉換效率最大化，輸入輸出濾波最小化，同時提高可靠性。
板載雙工能量轉換
未調變的直流匯流排轉換器正迅速成為最流行的將48V輸入電壓轉換為供給POL動力的中間匯流排的方式。這種簡單的開放迴路、固定50%工作周期的隔離型轉換器供給中間匯流排電壓，該電壓由輸入電壓、一次側拓墣(半橋或全橋)與變壓器匝數比來確定。取決於系統功率水平、POL轉換器轉換頻率與配電損耗計算，大多數設計將一般匯流排電壓設定在6到12V範圍內。直流匯流排轉換器拓墣架構在最小的空間內提供了最好的效率，以顯著減少的元件提供最佳的功率密度，從而降低了總體成本。該拓墣架構也要求最小的輸入及輸出濾波-另一種節省成本的方式。該方法也大大簡化了電源架構的控制、監督、同步與排序。圖3顯示了直流匯流排轉換器的設計，該設計運用了幾項可展示此類性能的創新技術。
國際整流器開發了由自振盪驅動器與匹配的功率MOSFET組成的晶片組。IR2085S與IR2086S高速、半橋與全橋驅動器，分別為雙工板載分散式電源系統未調變的48V隔離型直流匯流排轉換器服務。這些控制器呈現出高性能、簡易性與低成本。它們均整合了一個附帶100V，1A驅動器的50%工作負載迴路的振盪器於相應元件中，其中，半橋IR2085S整合於一個SO-8元件，全橋IR2086S整合於一個SO-16元件。設計者可以為不同的應用需求從外觀上調整IC的頻率與停滯時間。設備也提供啟動與限流功能。內在的平穩啟動特性限制了啟動時的瞬間峰值電流，允許工作負載迴路逐漸增加到50%。平穩啟動一般持續大約2000個閘驅動信號脈衝。48V的直流匯流排參考設計，可從國際整流器獲得，應用了全橋形式的新型IC控制器，附帶低負荷、熱增強、一次側MOSFET與低阻抗、熱增強、二次側MOSFET在小於1/8"模塊"體積內提供了97%的效率。該效率高於常規安裝於電路板上的全調變功率轉換器的3-5%。
在一次側，IR2085S驅動兩個IRF6646 FET，下一代低負荷、80V DirectFET。對36到75V的輸入電壓，設計者可為100V IRF6644交換這些FET。設備啟動時從小型線性調節器並從穩定狀態的變壓器獲得其一次側偏電壓。兩個二次側的30V、N通道的IRF6635 DirectFET功率MOSFET在自勵同步整流拓墣架構中運轉。DirectFET半導體元件實際上消除了MOSFET元件阻抗，降低了總體阻抗並提高了電路效率。DirectFET元件也考慮到了頂部冷卻時1°C/W的典型板連接熱阻抗與最高1.4°C/W的外殼連接熱阻抗。
220W的直流匯流排轉換器可量度2.05 X 0.85英寸-較工業標準的1/8"模塊"小15%。對於完全特性的1/4"模塊"直流匯流排轉換器設計，可節省幾乎50%的空間。在該小覆蓋區(圖形6)，220W轉換器效率可達96% 。
該220W設計應用了220 kHz的一次側轉換頻率以最優化性能：更高的轉換頻率減小了輸出電壓波動與變壓器通量密度，允許更小的磁性元件投入使用。同時，變壓器芯越小，功率損失越小。然而，更高的轉換頻率增加了一次側與二次側轉換損失，並導致更低的總電路效率。
高功率應用的直流匯流排轉換器可使用IR2086S型高速、100V、全橋驅動器與一次側和二次側DirectFET，從而在9.6V下輸出330W，在小於1/8"模塊"空間內效率達97%。
非隔離型POL轉換器
直流匯流排轉換器是雙工DPA的前端階段。在設計第二階段非隔離型POL轉換器時產生了許多獨特的考量。當電路板空間與設計複雜度受到主要關注時，嵌入式板載"積木"設計為全部模組或完全離散的設計帶來許多好處。例如，國際整流器的iPOWIR"積木"就是MCM(多晶片模組)，該元件包含了對高效單相和雙相同步轉換器來說所有必需的主動零件。這包括振盪器、斜率發生器、誤差信號放大器、脈寬調變比較器、控制FET、同步FET與完成POL轉換器設計必需的一些被動元件。"積木"實現了諸如過電壓、過電流與過熱溫度保護等功能。"積木"也為內部控制與同步FET提供了停滯時間控制。除減少超過90%的POL轉換器元件數量之外，iPOWIR"積木"顯著縮短了設計週期，透過消除挑戰性電路板佈局靈敏度降低了風險。通過在iPOWIR"積木"周邊使用少許外部元件，設計者能迅速而容易地為幾個負載電壓需求(圖4)構造出一個高性能的、雙相、雙輸出的同步轉換器。除了使設計者的工作變得輕鬆之外，該"積木"方法也急劇地縮短了設計週期，與等價的離散設計相比可節省50%的電路板空間。工程師得到經過測試與保證的裝置，這些裝置通常沒有離散設計的複雜佈局問題並提供已知的最大功率損耗。該元件也產生較高的轉換效率，同時也具備輕鬆配置其他負載電壓的彈性。
POL轉換器的輸入電壓通常高於其輸出電壓。典型的工作負載迴路為10到20%，與同步降壓電路中高邊MOSFET的即時相等。高邊MOSFET或控制FET在高能的開關模式下運轉(圖形4)。該MOSFET相應的簡化功率損耗方程式為：<插入方程式1>
圖形5定義了閘負載參數。
導致控制FET中功率耗散的主要因素有傳導損耗、開關損耗、閘驅動損耗與輸出損耗，其中開關損耗貢獻最大。為將開關損耗減到最少，設計者應選擇低負荷MOSFET，並考慮與開關有關的負荷項QGS2與QGD，或者存儲閘臨界值。MOSFET僅在閘驅動電壓超過臨界值電壓後開始傳導，因此在閘電壓跨進閘內之前是不會發生功率耗散的。一旦MOSFET開始傳導，功率開始耗散；存儲閘臨界值負荷越低，開關負荷越低。輸入電壓與開關頻率也對開關損耗有貢獻。降低輸入電壓與開關頻率可減少損耗。然而，在高功率的應用中，較低的輸入電壓強制平衡：由於較高的比例輸入電流，全部配電損耗增加。同樣歸因於感應器的尺寸或轉換器使用的濾波電容器的數量，隨著開關頻率的減小轉換器將顯著增大。
基於高階系統在較高的開關頻率下運轉的事實，控制FET的總體閘負載應適度降低以減少閘驅動器損耗。低負荷的控制FET可在開關節點感生峰值(圖形6)。峰值能促成同步FET開啟，引發擊穿電流，而該電流能降低可靠性並導致電路內部失靈。同步FET在如下情形下可提供保護：若FET的負荷比率-QGD 與QGS1的比率-小於大約1.4，閘電壓峰值不會超過臨界值電壓。
在高電流系統，控制FET也必須表現出低阻抗從而將傳導損耗減到最小，而傳導損耗是與電流的平方根成比例的。對此類系統，最佳化控制FET的品質因數(Q值)選擇應綜合考慮閘負載與阻抗。低邊MOSFET或同步FET的選擇取決於不同的分析結果。該裝置相應的簡化功率損耗方程式為：<<<插入方程式 2>>>
因其在零伏特開關模式下工作，同步FET顯示出並無開關損耗元件。在傳導前，電路中出現一段停滯時間，在此期間感應器電流流通同步FET的主體二極體。與轉換器的工作電壓相比，主體二極體的前鋒電壓接近為零，所以，當同步FET開啟，功率並不瞬間耗散。POL轉換器的10到20%的工作負載迴路導致了同步FET上80-90%的有效工作負載迴路。因傳導模式下FET消耗了大部分時間，轉換器設計者的主要元件選擇準則就是導通阻抗。
___________________________________
注釋：本文中出現的一些概念隸屬於公佈專利與未決專利。
參考文獻
1. Morrison, David G., "邁向中間電壓匯流排的分散式電源發展原動力" 電子設計, Sept. 16, 2002, pg 55.
在當今網路、通訊與高階運算設備上，電源管理架構的選用引發了許多挑戰，尤其不斷增強的性能更要求將這類系統應用在它們的電源供應器上。設計結果互相影響，因此當對電源管理架構做出決定性選擇時，理解系統層級的取捨非常重要。當今許多系統，包括網路與通訊開關、路由器與高階伺服器，均採用分散式電源架構(DPA)。DPA由一個前端隔離型的直流/直流轉換器與多重點負載(POL)轉換器組成，以緊密調節負載功率-CPU、網路處理單元(NPU)、ASIC或FPGA。本文概述了如何為每一功率級選擇適合的總體架構與適合的晶片組，也論述了元件技術與關鍵品質因數之間的平衡，以及這些因素是如何影響功率損失、總體電氣效率與熱性能的。
緒論
網路與通訊設備的發展趨勢持續推動了對更多先進NPU與ASIC的需求。當資訊通過網路中樞或從一個通訊設備傳輸到下一個時，帶寬增加與更多複雜的資訊分析需求已促使更多強大的處理資源投入應用。隨著處理器任務處理能力增強，其動力需求也變得更複雜。處理器的持續變化帶來了動力需求的增長。傳統的電源架構僅提供了少許電壓與功率等級，但這些架構目前已不能應付當今系統需求漸增的範圍。不同的電源系統架構應平衡效率、成本與複雜度。目前的發展趨勢傾向於二級架構(參考文獻1)。
網路與通訊系統(包括電信系統)的電源架構均有來自主幹交/直流整流模組的正常48V輸入電壓。不同的系統都將在超越正常供給電壓任一側的範圍運轉。例如，通用電信系統輸入電壓範圍為36到75V，儘管遵循歐洲電信標準協會(ETSI)規範的系統，此範圍將縮小為36到60V。與這些未穩壓的名義電源不同，某些系統由經調變的48V匯流排驅動運轉，典型的匯流排電源變化範圍為(10%。架構必須以最高的電氣效率、空間效率與成本效益等方式將輸入電壓分配給POL轉換器。
圖形1 3.3 與12V分散式電源架構(DPAs)例證功率轉換設計的發展。
傳統的全域電源分配方式遵循兩個基本方案中的某一個(圖1)。第一方案將48V轉換為3.3V的輸出電壓，並通過幾個POL轉換器將3.3V轉換為必要的POL電壓。傳統來講，3.3V電軌是電路板上最缺電的狀態，因此設計者選擇3.3V匯流排以受益於單級轉換，從而消除效率損失。另一方案，更適用於高電壓配電板，是將電壓從48V轉換為所謂的中間匯流排電壓，通常為12V，然後再將12V匯流排轉換為POL電壓。
每種DPA都有其優缺點。當電路板上主要負載需要3.3V的工作電壓，並且電路板上遍佈若干3.3V負載，設計者一般使用3.3V匯流排DPA。設計者通常採用此方法以最小化電路板上二級轉換的數量，從而在最缺電的狀態下使效率最大化。然而，3.3V匯流排DPA系統要求每個POL轉換器都具備產生其他工作電壓的偏電源。
另一個問題是因隔離型的轉換器通常缺乏對輸出斜率的控制，3.3V的輸出需要一個內嵌時序的FET。內嵌時序的FET只在啟動和斷電時有用；在其他任何時候，直流損失耗損影響效率，增加零件，並且加大成本。而因工作電壓持續降低，支配電軌將向2.5V移動。對同樣的板載電源，板上電流增大32%，配電損耗增加約74%。
3.3V匯流排必須在電路板上產生所有其他工作電壓。也可以存在幾個額外的輸出電壓，並且每一輸出均能使用高頻轉換直流/直流POL轉換器。POL轉換器高頻轉換開關可向3.3V輸入限反向注入雜訊，並且因為3.3V限額直接供給負載，架構要求大量濾波以保護3.3V的負載。3.3V匯流排也為ASIC提供動力，但因ASIC的高成本，若出現不想要的情況---濾波不足則會對雜訊敏感並將受損。
當全部板載功率較高且無任何負載電壓在電路板上佔據主導地位，設計者通常採用12V中間匯流排DPA。採用此方法，因電流在給定功率水平下較低，配電損耗也較低。對於此種架構，POL轉換器產生全部工作電壓。應用12V的DPA簡化了POL轉換器的偏壓。內嵌時序的FET也能控制POL轉換器的啟動與斷電，儘管大多數可用的POL轉換器可直接控制此功能。
當今的12V輸出模組是典型的提供自動調整輸出的完全特性的"模塊"，通過光耦，12V"模塊"內的回授為轉換器的一次側提供返回信號。由於rms電流較高，12V"模塊"效率相對較低。這些模組要求40到100V，二次側FET，通常比平均輸出電壓較低時容許低電壓FET使用的必要工作阻抗更高。完全調整的"模塊"價格昂貴，因模組內有大量元件，對給定輸出功率而言體積過大。板載雙工電源分配的更有效方法是設立一個3.3到12V之間未調整的中間電壓(圖形2)。
圖形2 最佳的DPA方案應用中間匯流排。
新型的POL轉換器可接受較寬範圍的輸入電壓，這就意味著設計者能對隔離型的轉換器階段採用更簡便的方法以產生中間匯流排電壓。取決於輸出功率水平，POL轉換器最佳的輸入電壓是6到12V。佔用較小空間且元件較少的隔離型轉換器效果非常有效。完全特性的"模塊"可使用50或更多的組件，不必要地增加了總體設計複雜度。去除輸出電壓調整為顯著減少模組元件數量提供了機會。未調變的直流匯流排轉換器使用一個固定以50%工作負載迴路運轉的隔離型轉換器，從而允許簡單的自驅動次級同步整流，能量轉換效率最大化，輸入輸出濾波最小化，同時提高可靠性。
板載雙工能量轉換
未調變的直流匯流排轉換器正迅速成為最流行的將48V輸入電壓轉換為供給POL動力的中間匯流排的方式。這種簡單的開放迴路、固定50%工作周期的隔離型轉換器供給中間匯流排電壓，該電壓由輸入電壓、一次側拓墣(半橋或全橋)與變壓器匝數比來確定。取決於系統功率水平、POL轉換器轉換頻率與配電損耗計算，大多數設計將一般匯流排電壓設定在6到12V範圍內。直流匯流排轉換器拓墣架構在最小的空間內提供了最好的效率，以顯著減少的元件提供最佳的功率密度，從而降低了總體成本。該拓墣架構也要求最小的輸入及輸出濾波-另一種節省成本的方式。該方法也大大簡化了電源架構的控制、監督、同步與排序。圖3顯示了直流匯流排轉換器的設計，該設計運用了幾項可展示此類性能的創新技術。
國際整流器開發了由自振盪驅動器與匹配的功率MOSFET組成的晶片組。IR2085S與IR2086S高速、半橋與全橋驅動器，分別為雙工板載分散式電源系統未調變的48V隔離型直流匯流排轉換器服務。這些控制器呈現出高性能、簡易性與低成本。它們均整合了一個附帶100V，1A驅動器的50%工作負載迴路的振盪器於相應元件中，其中，半橋IR2085S整合於一個SO-8元件，全橋IR2086S整合於一個SO-16元件。設計者可以為不同的應用需求從外觀上調整IC的頻率與停滯時間。設備也提供啟動與限流功能。內在的平穩啟動特性限制了啟動時的瞬間峰值電流，允許工作負載迴路逐漸增加到50%。平穩啟動一般持續大約2000個閘驅動信號脈衝。48V的直流匯流排參考設計，可從國際整流器獲得，應用了全橋形式的新型IC控制器，附帶低負荷、熱增強、一次側MOSFET與低阻抗、熱增強、二次側MOSFET在小於1/8"模塊"體積內提供了97%的效率。該效率高於常規安裝於電路板上的全調變功率轉換器的3-5%。
在一次側，IR2085S驅動兩個IRF6646 FET，下一代低負荷、80V DirectFET。對36到75V的輸入電壓，設計者可為100V IRF6644交換這些FET。設備啟動時從小型線性調節器並從穩定狀態的變壓器獲得其一次側偏電壓。兩個二次側的30V、N通道的IRF6635 DirectFET功率MOSFET在自勵同步整流拓墣架構中運轉。DirectFET半導體元件實際上消除了MOSFET元件阻抗，降低了總體阻抗並提高了電路效率。DirectFET元件也考慮到了頂部冷卻時1°C/W的典型板連接熱阻抗與最高1.4°C/W的外殼連接熱阻抗。
220W的直流匯流排轉換器可量度2.05 X 0.85英寸-較工業標準的1/8"模塊"小15%。對於完全特性的1/4"模塊"直流匯流排轉換器設計，可節省幾乎50%的空間。在該小覆蓋區(圖形6)，220W轉換器效率可達96% 。
該220W設計應用了220 kHz的一次側轉換頻率以最優化性能：更高的轉換頻率減小了輸出電壓波動與變壓器通量密度，允許更小的磁性元件投入使用。同時，變壓器芯越小，功率損失越小。然而，更高的轉換頻率增加了一次側與二次側轉換損失，並導致更低的總電路效率。
高功率應用的直流匯流排轉換器可使用IR2086S型高速、100V、全橋驅動器與一次側和二次側DirectFET，從而在9.6V下輸出330W，在小於1/8"模塊"空間內效率達97%。
非隔離型POL轉換器
直流匯流排轉換器是雙工DPA的前端階段。在設計第二階段非隔離型POL轉換器時產生了許多獨特的考量。當電路板空間與設計複雜度受到主要關注時，嵌入式板載"積木"設計為全部模組或完全離散的設計帶來許多好處。例如，國際整流器的iPOWIR"積木"就是MCM(多晶片模組)，該元件包含了對高效單相和雙相同步轉換器來說所有必需的主動零件。這包括振盪器、斜率發生器、誤差信號放大器、脈寬調變比較器、控制FET、同步FET與完成POL轉換器設計必需的一些被動元件。"積木"實現了諸如過電壓、過電流與過熱溫度保護等功能。"積木"也為內部控制與同步FET提供了停滯時間控制。除減少超過90%的POL轉換器元件數量之外，iPOWIR"積木"顯著縮短了設計週期，透過消除挑戰性電路板佈局靈敏度降低了風險。通過在iPOWIR"積木"周邊使用少許外部元件，設計者能迅速而容易地為幾個負載電壓需求(圖4)構造出一個高性能的、雙相、雙輸出的同步轉換器。除了使設計者的工作變得輕鬆之外，該"積木"方法也急劇地縮短了設計週期，與等價的離散設計相比可節省50%的電路板空間。工程師得到經過測試與保證的裝置，這些裝置通常沒有離散設計的複雜佈局問題並提供已知的最大功率損耗。該元件也產生較高的轉換效率，同時也具備輕鬆配置其他負載電壓的彈性。
POL轉換器的輸入電壓通常高於其輸出電壓。典型的工作負載迴路為10到20%，與同步降壓電路中高邊MOSFET的即時相等。高邊MOSFET或控制FET在高能的開關模式下運轉(圖形4)。該MOSFET相應的簡化功率損耗方程式為：<插入方程式1>
圖形5定義了閘負載參數。
導致控制FET中功率耗散的主要因素有傳導損耗、開關損耗、閘驅動損耗與輸出損耗，其中開關損耗貢獻最大。為將開關損耗減到最少，設計者應選擇低負荷MOSFET，並考慮與開關有關的負荷項QGS2與QGD，或者存儲閘臨界值。MOSFET僅在閘驅動電壓超過臨界值電壓後開始傳導，因此在閘電壓跨進閘內之前是不會發生功率耗散的。一旦MOSFET開始傳導，功率開始耗散；存儲閘臨界值負荷越低，開關負荷越低。輸入電壓與開關頻率也對開關損耗有貢獻。降低輸入電壓與開關頻率可減少損耗。然而，在高功率的應用中，較低的輸入電壓強制平衡：由於較高的比例輸入電流，全部配電損耗增加。同樣歸因於感應器的尺寸或轉換器使用的濾波電容器的數量，隨著開關頻率的減小轉換器將顯著增大。
基於高階系統在較高的開關頻率下運轉的事實，控制FET的總體閘負載應適度降低以減少閘驅動器損耗。低負荷的控制FET可在開關節點感生峰值(圖形6)。峰值能促成同步FET開啟，引發擊穿電流，而該電流能降低可靠性並導致電路內部失靈。同步FET在如下情形下可提供保護：若FET的負荷比率-QGD 與QGS1的比率-小於大約1.4，閘電壓峰值不會超過臨界值電壓。
在高電流系統，控制FET也必須表現出低阻抗從而將傳導損耗減到最小，而傳導損耗是與電流的平方根成比例的。對此類系統，最佳化控制FET的品質因數(Q值)選擇應綜合考慮閘負載與阻抗。低邊MOSFET或同步FET的選擇取決於不同的分析結果。該裝置相應的簡化功率損耗方程式為：<<<插入方程式 2>>>
因其在零伏特開關模式下工作，同步FET顯示出並無開關損耗元件。在傳導前，電路中出現一段停滯時間，在此期間感應器電流流通同步FET的主體二極體。與轉換器的工作電壓相比，主體二極體的前鋒電壓接近為零，所以，當同步FET開啟，功率並不瞬間耗散。POL轉換器的10到20%的工作負載迴路導致了同步FET上80-90%的有效工作負載迴路。因傳導模式下FET消耗了大部分時間，轉換器設計者的主要元件選擇準則就是導通阻抗。
___________________________________
注釋：本文中出現的一些概念隸屬於公佈專利與未決專利。
參考文獻
1. Morrison, David G., "邁向中間電壓匯流排的分散式電源發展原動力" 電子設計, Sept. 16, 2002, pg 55.
