BiCom3是一種適合高速元件設計的先進高效能互補Bi-CMOS製程，不僅提供很高的電晶體轉換頻率(transit frequency)，還具備絕佳的線性特性和精準度。BiCom3以現有的數位製程元件庫為基礎，包含種類齊全的數位元件，並整合數位邏輯與雙極電路結構以製造更複雜的功能。近來有許多以無線通訊、醫療影像以及高階測試與量測為目標的創新元件出現，代表了此製程在高速元件設計的潛力。本文將介紹製程本身的特點、製程與某些元件效能參數的關聯以及製程在實際元件的應用結果。
矽鍺與轉換頻率fT
以矽鍺(SiGe)做為電晶體基極的摻雜材料可縮短基極的傳輸時間(transit time)，同時將β × VA乘積維持在10,000以上，是電晶體線性特性的重要指標。在此電流特性下，BiCom3製程可製造出轉換頻率高達18GHz的NPN和PNP電晶體；此優異表現是由於BiCom3不若其他許多高速製程只能讓NPN電晶體達到最高速度，還能讓PNP電晶體達到最高轉換速率。另外，BiCom3電晶體的速度還能達到其它類似高速製程的兩倍左右。這不僅能實現真正的互補架構，也是促成高速類比電路設計的重要關鍵。
SOI技術與失真
BiCom3製程採用SOI(Silicon-On-Insulator)技術，利用氧化埋層 (buried oxide)把上層矽晶和底層基材(substrate)隔離，大幅減少寄生電容，使電流增益與爾利電壓的乘積(β × VA，電晶體線性特性的重要指標) 超過10000以上，大約高出其它相近高速製程的四倍。
如後文比較圖所示，速度與線性的結合讓BiCom3製程在這兩方面領先其它高速製程。
NiCrAl薄膜電阻
將薄膜電阻導入製程可為高速元件增加高精準度特性。未修整的電阻已能提供0.1%精確度的阻抗匹配，雷射修整則能將其精確度再提高100倍，對取樣輸入偏移電壓等特性很有幫助。
採用BiCom3製程的高效能類比數位轉換器
高速與高度線性的組合最適合要求低訊號失真的高速資料轉換器。大頻寬對取樣與保持輸入電路以及訊號路徑都有好處，優異的線性特性則能將轉換電路的諧波失真減至極小。
除此之外，設計人員在不影響效能的情形下可利用製程的低失真特性在取樣與保持電路之前增加一個輸入緩衝級，CMOS轉換器則無法做到這點。
輸入緩衝器能減少取樣並保持電路的取樣電容在切換時所造成的輸入訊號尖波，使元件在寬廣的輸入頻率範圍內能提供良好的無混附訊號動態範圍 (SFDR)特性。
這些結果可從德儀利用BiCOM3製程發展的新型類比數位轉換器ADS5424得到證明。
SFDR與SNR
從以上分析可知，BiCom3製程的低雜訊和高度線性應可反映在轉換器的SFDR和訊號雜波比(SNR)等特性。圖2與圖3為測量轉換器在3G無線基地台常用取樣速率下效能所得的數據呈現。
圖2和圖3的SNR及SFDR曲線顯示這顆元件可為輸入頻率超過200MHz的基頻和中頻取樣應用提供優異的效能。
效能最佳化
要讓類比數位轉換器提供最佳效能並不容易，許多因素若未獲得適當處理都可能導致效能下降。因此設計人員所面對的挑戰絕不僅限於類比數位轉換器本身。本文將討論其中最重要的幾項因素，包括類比數位轉換器的時脈抖動、驅動放大器的雜訊以及諧波失真。文中並將分析它們造成的衝擊，同時對此提出適當的對策。
時脈抖動造成的效能下降
時脈抖動在執行高輸入頻率取樣時是很重要的考量。圖4顯示時脈抖動與類比數位轉換器在理論上所能達到的最大訊號雜波比之間的關係。必須注意的是，總抖動值等於轉換器的取樣抖動(aperture jitter)與時脈抖動之和，但此處假設時脈抖動為主要的抖動來源。
從圖4很容易看出時脈抖動必須小於1ps才能在100MHz輸入頻率和92MSPS取樣速率下達到74dB左右的最大訊號雜波比(假設電路設計已將轉換器的取樣抖動減至最小)。許多系統是透過背板或可能造成訊號品質劣化的其它連線傳送參考時脈，因此設計人員通常會以本地振盪器(相位雜訊很低的VCXO)做為類比數位轉換器的時脈源。例如TI內建低雜訊VCXO的時脈合成元件CDC7005就能將時脈抖動(由圖6的相位雜訊圖代表，時脈抖動等於某個頻帶內的相位雜訊積分結果)減至只有數百個fs，使類比數位轉換器能夠克服此訊號雜波比影響因素。
運算放大器造成的效能下降
前例雖然證明採用BiCom3製程的類比數位轉換器可提供優異效能，但若驅動放大器的效能無法達到同樣水準以至影響整個電路的失真和雜訊，BiCom3的傑出表現就會變得毫無意義。許多驅動放大器都能在訊號頻率較低時提供良好的效能，但真正的挑戰是在中頻取樣的類比數位轉換器電路，也就是多數放大器於中頻取樣時都會產生嚴重的諧波失真。
而前述多項BiCOM3的特性則可將諧波失真減至極低：
* 超過10000的β × VA乘積可提高迴路增益，進而使放大器的失真變小
* SOI基材減少雜散電容總值以及電壓造成的電容變動，這同樣能減少失真 (和讓放大器的速度更快)
* 精準的阻抗匹配，使放大器擁有更好的二階諧波消除能力(同時將偏移電壓減至最小)
雜訊來源
運算放大器的雜訊效能主要由低頻部份的1/f雜訊以及高頻部份的白雜訊 (white noise)決定，這些雜訊會受其產生源及電流密度Jc影響。如圖8所示，THS4509的雜訊值比現有運算放大器減少大約25%。
高效能接收機解決方案
欲證明BiCom3製程及其設計元件的優異效能，最好的方法就是將上述元件用於接收機電路。圖10為THS4509/ADS5424組合電路的SNR和SFDR的測量結果，分別代表接收機的靈敏度以及接收機在有較大訊號的情形下對於小訊號的偵測能力。
矽鍺與轉換頻率fT
以矽鍺(SiGe)做為電晶體基極的摻雜材料可縮短基極的傳輸時間(transit time)，同時將β × VA乘積維持在10,000以上，是電晶體線性特性的重要指標。在此電流特性下，BiCom3製程可製造出轉換頻率高達18GHz的NPN和PNP電晶體；此優異表現是由於BiCom3不若其他許多高速製程只能讓NPN電晶體達到最高速度，還能讓PNP電晶體達到最高轉換速率。另外，BiCom3電晶體的速度還能達到其它類似高速製程的兩倍左右。這不僅能實現真正的互補架構，也是促成高速類比電路設計的重要關鍵。
SOI技術與失真
BiCom3製程採用SOI(Silicon-On-Insulator)技術，利用氧化埋層 (buried oxide)把上層矽晶和底層基材(substrate)隔離，大幅減少寄生電容，使電流增益與爾利電壓的乘積(β × VA，電晶體線性特性的重要指標) 超過10000以上，大約高出其它相近高速製程的四倍。
如後文比較圖所示，速度與線性的結合讓BiCom3製程在這兩方面領先其它高速製程。
NiCrAl薄膜電阻
將薄膜電阻導入製程可為高速元件增加高精準度特性。未修整的電阻已能提供0.1%精確度的阻抗匹配，雷射修整則能將其精確度再提高100倍，對取樣輸入偏移電壓等特性很有幫助。
採用BiCom3製程的高效能類比數位轉換器
高速與高度線性的組合最適合要求低訊號失真的高速資料轉換器。大頻寬對取樣與保持輸入電路以及訊號路徑都有好處，優異的線性特性則能將轉換電路的諧波失真減至極小。
除此之外，設計人員在不影響效能的情形下可利用製程的低失真特性在取樣與保持電路之前增加一個輸入緩衝級，CMOS轉換器則無法做到這點。
輸入緩衝器能減少取樣並保持電路的取樣電容在切換時所造成的輸入訊號尖波，使元件在寬廣的輸入頻率範圍內能提供良好的無混附訊號動態範圍 (SFDR)特性。
這些結果可從德儀利用BiCOM3製程發展的新型類比數位轉換器ADS5424得到證明。
SFDR與SNR
從以上分析可知，BiCom3製程的低雜訊和高度線性應可反映在轉換器的SFDR和訊號雜波比(SNR)等特性。圖2與圖3為測量轉換器在3G無線基地台常用取樣速率下效能所得的數據呈現。
圖2和圖3的SNR及SFDR曲線顯示這顆元件可為輸入頻率超過200MHz的基頻和中頻取樣應用提供優異的效能。
效能最佳化
要讓類比數位轉換器提供最佳效能並不容易，許多因素若未獲得適當處理都可能導致效能下降。因此設計人員所面對的挑戰絕不僅限於類比數位轉換器本身。本文將討論其中最重要的幾項因素，包括類比數位轉換器的時脈抖動、驅動放大器的雜訊以及諧波失真。文中並將分析它們造成的衝擊，同時對此提出適當的對策。
時脈抖動造成的效能下降
時脈抖動在執行高輸入頻率取樣時是很重要的考量。圖4顯示時脈抖動與類比數位轉換器在理論上所能達到的最大訊號雜波比之間的關係。必須注意的是，總抖動值等於轉換器的取樣抖動(aperture jitter)與時脈抖動之和，但此處假設時脈抖動為主要的抖動來源。
從圖4很容易看出時脈抖動必須小於1ps才能在100MHz輸入頻率和92MSPS取樣速率下達到74dB左右的最大訊號雜波比(假設電路設計已將轉換器的取樣抖動減至最小)。許多系統是透過背板或可能造成訊號品質劣化的其它連線傳送參考時脈，因此設計人員通常會以本地振盪器(相位雜訊很低的VCXO)做為類比數位轉換器的時脈源。例如TI內建低雜訊VCXO的時脈合成元件CDC7005就能將時脈抖動(由圖6的相位雜訊圖代表，時脈抖動等於某個頻帶內的相位雜訊積分結果)減至只有數百個fs，使類比數位轉換器能夠克服此訊號雜波比影響因素。
運算放大器造成的效能下降
前例雖然證明採用BiCom3製程的類比數位轉換器可提供優異效能，但若驅動放大器的效能無法達到同樣水準以至影響整個電路的失真和雜訊，BiCom3的傑出表現就會變得毫無意義。許多驅動放大器都能在訊號頻率較低時提供良好的效能，但真正的挑戰是在中頻取樣的類比數位轉換器電路，也就是多數放大器於中頻取樣時都會產生嚴重的諧波失真。
而前述多項BiCOM3的特性則可將諧波失真減至極低：
* 超過10000的β × VA乘積可提高迴路增益，進而使放大器的失真變小
* SOI基材減少雜散電容總值以及電壓造成的電容變動，這同樣能減少失真 (和讓放大器的速度更快)
* 精準的阻抗匹配，使放大器擁有更好的二階諧波消除能力(同時將偏移電壓減至最小)
雜訊來源
運算放大器的雜訊效能主要由低頻部份的1/f雜訊以及高頻部份的白雜訊 (white noise)決定，這些雜訊會受其產生源及電流密度Jc影響。如圖8所示，THS4509的雜訊值比現有運算放大器減少大約25%。
高效能接收機解決方案
欲證明BiCom3製程及其設計元件的優異效能，最好的方法就是將上述元件用於接收機電路。圖10為THS4509/ADS5424組合電路的SNR和SFDR的測量結果，分別代表接收機的靈敏度以及接收機在有較大訊號的情形下對於小訊號的偵測能力。
