什麼是直接數位合成呢?
直接數位合成(DDS)是一種產生類比波形的方法-通常是正弦波，方式是透過在數位形式下產生時間變化信號，然後進行數位類比轉換的動作。因為在DDS元件中操作主要是數位式，它可提供輸出頻率之間快速的切換，細微的頻率解析度，以及在寬廣頻譜範圍內操作。運用設計與製程上的先進技術，今天的DDS元件是非常小巧而且耗電非常低的。
為什麼人們要使用直接數位合成器(DDS)呢?難道沒有其他更容易產生頻率的方法嗎?
對許多產業而言，能夠準確地產生並控制不同頻率與大小的波形已經成為關鍵的共通需求。無論是為通訊之用提供低相位雜訊變頻的敏捷電源與良好的寄生效能，或是只要產生一頻率做為工業或生醫測試設備應用的激發訊號，便利，緊湊與低成本都是重要的設計考量。
設計者在頻率產生上有許多可能性，範圍從適用非常高頻率合成以鎖相迴路(PLL)為基礎的技術，到以動態編程數位類比轉換器(DAC)輸出產生低頻下的任意波形。但是DDS技術在解決頻率(或波形)產生需求上正快速地在通訊與工業應用領域被接受，原因在於單晶片IC元件能輕易產生可編程類比輸出波形與高解析度和準確性。
甚至於，由於製程技術與設計的不斷提升，已經讓成本與功率消耗水準達到以前所無法想像的低。舉例來說，AD9833，這顆以DDS為基礎的可編程波形產生器(圖1)，操作在5.5V，具25MHz時脈，最大消耗功率30毫瓦。
圖 1.AD9833-一顆波形產生器單晶片
使用DDS主要的好處是什麼?
DDS元件像是AD9833是透過一高速串列周邊介面(SPI)來編程，且僅需要一個外部時脈產生簡單的正弦波。現已供貨的DDS元件，可產生從低於1Hz最高到400MHz(基於1GHz時脈)的頻率範圍。它們的低功率，低成本，單一小型封裝，結合它們固有優異的性能與數位編程輸出波形的能力等諸多好處，都讓DDS元件成為一項極具吸引力的解決方案-比起分離元件聚集而成較少彈性的解決方案更令人滿意。
我可以用典型的DDS元件來產生什麼樣的輸出?
DDS元件不限於純正弦波輸出。圖2顯示從AD9833產生的方波、三角波與正弦波等輸出型式。
圖2.從DDS所產生的方波、三角波與正弦波輸出
DDS元件如何產生正弦波呢?
這裡是DDS元件內部電路的解構說明:它的主要元件有相位累加器─用以相位-振幅轉換(經常是正弦波查找表)，和DAC(數位類比轉換器)。這些方塊如圖3所示。
圖3.直接數位合成器的元件
DDS在給定頻率下，會產生一正弦波。該頻率依二個變數而定：參考器-時脈頻率與被編程到頻率暫存器的二進位數(調諧字元)。
頻率暫存器中的二進位數提供主要輸入給相位累加器。假設用到正弦查找表，則相位累加器會為查找表計算出相位(角度)位址，輸出振幅的輸出值-相當於正弦波的相位角度---至DAC。換句話說，DAC將數字轉換成類比電壓或電流的相應值。為產生固定頻率正弦波，常數值(相位增量-由二進位數決定)會在每個時脈周期時被加到相位累加器中。假設相位增量很大，相位累加器將會經由正弦波查找表快速前進，因此產生一個高頻正弦波。假設相位增量很小，則相位累加器會因為產生較慢的波形，所花的階數更多。
你所說完整的DDS是什麼意思?
將D/A轉換器與DDS整合到單晶片上就是為人所知的完整DDS解決方案，ADI所有的DDS解決方案做法都相同。
讓我們多談一下相位累加器。它的動作原理是什麼?
連續時間正弦波信號有0到2π的重覆角度相位範圍。數位的實現方法是沒有不同的。計數器的攜帶功能讓相位累加器得以扮演像是在DDS實現上相位輪盤的角色。
為瞭解這個基本功能，我們將正弦波振盪視覺化，當作是相位圈周圍的向量轉換(參見圖4)。每個相位輪盤上的指定點對應到正弦波周期上的點。當向量在輪盤周圍轉動，可看到正弦角度產生相對應的輸出正弦波。沿相位輪盤以固定速度轉一圈的向量，會產生完整的輸出正弦波周期。相位累加器會伴隨沿著相位輪盤轉動之向量的線性轉動而產生出相對應空間的角度值。相位累加器的內容會與輸出正弦波之週期上的點相符合。
圖4.數位相位輪盤
相位累加器實際上就是一個modulo-M計數器，每當其接收到一組時脈脈衝時，就會將其所儲存的數值增加。增加值的大小會依據二進制碼輸入字元(M)來決定。該字元所產生出來的相位階大小會介於更新的參考時脈(reference-clock)之間；這將可以用來對在相位輪盤上有多少點可以被省略掉做出有效的設定。如果點與點間的距離越大，相位累加器的溢出以及完成等量的正弦波週期就會越快。位於相位輪盤中個別相位點的數量乃是依據相位累加器的解析度(n)而定，而這也會決定DDS的調諧解析度。對於一組n = 28位元的相位累加器來說，0000 ... 0001的M值會導致相位累加器在 228參考時脈週期(累加)之後產生溢出的狀況。假如M值改變至0111 ... 1111，相位累加器就會在2參考時脈週期(耐奎斯特所需的最小值)之後產生溢出的狀況。這種關係可以利用針對DDS架構之基本調諧方程式加以計算出來：
其中：
fout = DDS的輸出頻率
M = 二進制調諧字元
fc = 內部參考時脈頻率（系統時脈）
n = 相位累加器的長度，以位元表示
M值的改變會導致在輸出頻率上產生立即以及相位延續(phase-continuous)的變化。在此，如同鎖相迴路(PLL)中的迴路趨穩時間(loop settling time)是不會產生的。
隨著輸出頻率的增加，每個週期的取樣數量會隨之降低。由於取樣理論中提到，每個週期中至少需要有兩次的取樣，以便重新建立輸出波形，因此可以得出DDS的最大基本輸出頻率是fc / 2。然而在實際的應用領域上，輸出頻率的限制會比此基本輸出頻率稍微再低一些，以便改善重建波形的品質，同時也可以使得輸出部分的濾波得以進行。
在產生出恆定的頻率時，相位累加器的輸出會以線性方式增加，因此其所產生出來的類比波形會具有斜坡的特性。
那麼線性輸出是如何轉換成正弦波的呢？
在將相位累加器的即時輸出值(以AD9833而言是28位元)─具有可以藉由截短的方法去刪除掉的不必要又不具意義的位元─轉換為顯示在(10位元)數位類比轉換器上之正弦波的振幅資訊時，會使用一份相位對振幅(phase - to - amplitude)查找表作為依據。DDS的架構將正弦波的對稱特性加以活用，並且利用映射邏輯(mapping logic)將來自於相位累加器的四分之一週期資料合成為一組完整的正弦波。相位對振幅查找表藉由正向讀取來產生出其餘的資料。圖5中所示為利用圖形方式所展示的架構。
圖5 信號流經DDS架構
DDS最常被應用於什麼方面？
目前採用以DDS為基礎的波形產生應用領域分別有兩大類別：對於需要具有絕佳相位雜訊以及低寄生性能的靈敏頻率源之通訊系統而言，設計工程師通常會選擇DDS作為其頻譜性能與頻率調諧解析度的結合之用。這類型的應用包含了使用DDS進行調變，像是作為增進總體頻率可調諧性之PLL參考值，或是本地振盪器(LO)，或甚至用來作為直接RF傳輸。
另一種類別則是有許多的工業與免疫生物應用領域，利用DDS作為可編程的波形產生器。由於DDS可以採用數位化的方式進行編程，因此其波形的相位與頻率可以很輕易的加以調整，而不需要改變其外部的元件，但是若使用傳統的類比式編程波形產生器，則通常都必須要修改外部元件。DDS允許以即時的方式對頻率做簡單的調整，以便對於共振頻率加以定位，或是對溫度的漂移進行補償。
這類型的應用領域包含了在可調節頻率源中使用DDS，以便量測其阻抗(例如：以阻抗為基礎的感測器)，或是產生作為微驅動(micro-actuation)之用的脈衝波調變信號，或是用來檢測區域網路纜線或是電話纜線中的衰減。
對於設計工程師來說，在設計可以實際應用的設備與系統時，你認為DDS所具有的關鍵性優點為何？
目前在通訊系統以及感測器應用領域中，在成本上具有競爭性，同時又具有高性能以及功能整合性的DDSICs變得越來越普遍。對於設計工程師而言，這些元件能夠吸引他們的優點包含有：
* 可以用數位方式加以控制的微赫茲(micro-hertz)頻率調節功能以及次等級(subdegree)的相位調節能力。
* 在調節輸出頻率(或是相位)上具有極快的跳躍速度(hopping speed)；不具有過多／不足或是與類比相關連的迴路趨穩時間異常狀況的相位延續頻率跳躍。
* DDS的數位化架構可以使得手動調節、與元件時效相關的微調、以及在類比式合成器解決方案中的溫度漂移等之需求都得以省卻。
* 對於一個系統可以使用遠端控制並且能夠在處理器的控制下，以高解析度進行最佳化的環境而言，DDS架構的數位化控制介面使其能夠輕易的實現。
我要如何在FSK編碼上使用DDS元件？
二進制的頻移鍵控(frequency-shift keying，FSK)乃是最簡單的資料編碼形式之一。資料的傳輸乃是藉由將連續載具的頻率予以位移至兩組個別獨立頻率(因此稱為二進制)中的一組頻率上來達成。一組頻率f1(可能較高)會被指定為標記頻率(mark frequency)(binary one)，而另一組頻率f0則稱為空間頻率(space frequency)(binary zero)。圖6所示的範例中，所顯示的是標記 - 空間資料以及已經傳輸信號兩者之間的關係。
圖6.FSK調變
這個編碼架構利用DDS可以很輕易的達成。代表輸出頻率的DDS頻率調節字元被賦予適當的值，以便在當它們以0s與1s的形式被傳輸時，可以產生出f0以及f1。使用者可以在進行傳輸之前，將兩組必要的調節字元予以編程並存入元件當中。在使用AD 9834的情況下，有兩組頻率暫存器可供使用，這將使得FSK編碼更加的易於達成。元件上有一組預留的接腳(FSELECT)，可以用來接收調變信號，並且選擇適當的調節字元(或是頻率暫存器)。圖7中的方塊圖所展示的是FSK編碼的一種簡單完成方法。
圖7.DDS為基礎的FSK編碼器
那麼有關PSK編碼技術呢?
相移鍵控(PSK)是另一種資料編碼格式。在PSK中，載波頻率保持固定，發送信號的相位會因傳遞資訊而變化。
電路設計要實現PSK，最簡單廣為人知的就是二進制PSK(BPSK)─只要使用二個信號相位，0°和180°。BPSK對邏輯1輸入提供0°相位編碼，對邏輯0輸入提供180°相位偏移。每個位元的狀態根據前面的位元狀態來決定。假設波形相位沒有改變，則信號狀態維持相同(低或高)。假設波相位反向(180°變化)，則信號狀態跟著變化(從低變高，或從高變低)。
PSK編碼用DDS IC可以很容易地實現。大部份這類元件有單獨的輸入暫存器(相位暫存器)，可用相位值來載入。這個值可直接被加進載波相位而不用改變其頻率。改變此暫存器內容來調整載波相位，因此產生PSK輸出信號。針對需要高速調變的應用，AD9834藉用一隻專用觸發輸入腳位(PSELECT)來選擇預先載入的相位暫存器，在兩暫存器之間輪流選用，依需要來調整載波。
還有更多複雜的PSK形式是運用4或8個波形相位。這樣能讓二進制資料每周期變化以比可能用BPSK調變更快的速率來傳送。在四相位調變(正交PSK或QPSK)，可能的相位角度為0°、90°、-90°和180°;每個相移可代表二個信號元素。AD9830、AD9831、AD9832、AD9835都提供四相位暫存器，讓複雜的相位調變電路藉由將不同的相位偏置不斷地更新到暫存器來實現。
多重DDS元件可以被同步化做為I-Q功能嗎?
使用二個單顆DDS元件在相同主控時脈操作下輸出二個信號是可能的，它們的相位關係可以直接被控制。在圖8中，二顆AD9834用一個參考時脈加以編程，以及用相同重設腳位來更新這二顆元件。使用這樣的設定方式，是有可能來做I-Q調變的。
圖8.同步模式下的多重DDS IC
在上電之後與轉換任何資料至DDS之前，必須確定重設(reset)功能。如此做法將DDS輸出設定成已知的相位，當作允許多重DDS元件同步化的相同參考點。當新的資料被同時傳送到多重DDS元件，則一致的相位關係可以被保留，且它們相關的相位偏移可經由相位偏移暫存器如預期地被偏移。AD9833和 AD9834具有12位元相位解析度與0.1°有效的解析度。[欲知同步化多重DDS元件詳細資訊，請參見應用指南AN-605。]
示波器的抖動是由熱雜訊，在示波器電子電路不穩定，經由電源軌、地線甚至輸出連接的外部干擾所引起。其他方面的影響還包括外部電磁場，如來自附近收發器的RF干擾，會使抖動影響到示波器的輸出。甚至於簡單的放大器、變頻器或緩衝器都會將抖動帶給信號。
因此DDS元件的輸出將會增加某種數量的抖動。由於每個時脈本身就有抖動程度，所以在一開始時選擇低抖動的示波器甚為關鍵。將高頻時脈的頻率除頻，是降低抖動的一種方法。運用除頻，相同數量的抖動會在較長的期間內發生，降低它的系統時間的比率。
一般來說，要降低必要的抖動信號源與避免導入額外的信號源，應該要使用穩定的參考時脈，避免使用轉換緩慢的信號與電路，而要使用最可行的參考頻率允許增加的過取樣。
圖9. AD9834典型輸出相位雜訊圖。輸出頻率為2MHz，而M時脈為50MHz。
免寄生動態範圍(SFDR)與基本信號的最高位準和任何寄生信號(包括鋸齒波(混疊)信號和頻譜中調諧相關頻率元件等)最高位準之間的比例有關。高品質示波器一開始設計就具有極佳的SFDR是至關重要的。
在與其他通訊頻道和應用共用的頻譜上的應用，SFDR是很重要的規格。假設收發器的輸出將寄生信號傳給其他頻帶，它們就會破壞或干擾鄰近的信號。
圖10所示為具50MHz主時脈的AD9834(10位元DDS)典型輸出圖。在(a)中，它的輸出頻率確實為主時脈頻率(MCLK)的1/3。由於對頻率明智的選擇，因此在25MHz視窗中沒有諧波頻率，鋸齒波(或混疊)是最小的，且雜散寄生變化表現優異，所有寄生信號至少低於信號(SFDR=80dB)80dB。較低頻率設於(b)中，有更多點形成波形(但對真正乾淨的波形還是不夠)，並提供更真實的畫面;最大的寄生信號，在第二諧振頻率，大約低於信號(SFDR=50dB)50dB。
圖10.AD9834的輸出具有50MHz主時脈(a)fOUT=16。667MHz(如 MCLK/3);(b)fOUT=4。8MHz。
你們有編程工作更加簡單並預測出DDS效能如何的工具嗎?
我們的線上互動設計工具就是用來選擇調諧字元，給定參考時脈與想要輸出頻率或是相位的輔助工具。當選擇所需的頻率，則理想的輸出諧波就會在外部重建濾波器被應用到之後出現。範例如圖11所示。為主要影像與諧波所需，我們也提供表格資料。
圖11.為由互動式設計工具提供的螢幕展示。一個典型的元件輸出─sinx/x展示圖。
這些工具將如何幫助我編程DDS呢?
它所需要的只是你要的頻率輸出與系統的參考時脈頻率。這個設計工具將會輸出編程該元件必要的完整編程序列。在圖 12範例中，MCLK設為25MHz，而想要的輸出頻率設成10MHz。只要按下更新鈕，編程DDS元件的全部編程序列就會被包含在Init Sequence暫存器中。
圖12.典型的編程序列顯示圖。
我該如何評估你們的DDS元件呢?
所有DDS元件都有一塊評估板可供購買。它們附有專用軟體，讓使用者收到板子後幾分鐘內就能簡單地測試/評估元件。每塊評估板有附有技術筆記，包含電路圖資訊，並顯示最佳建議的電路板設計與佈局練習。
我可以在那裡找到有關DDS元件更多的資訊?
DDS主頁面位於www.analog.com/dds
連結至設計工具可造訪http://www.analog.com/Analog_Root/static/techSupport/interactiveTools/#dds
深度的DDS技術教材可造訪http://www.analog.com/UploadedFiles/Tutorials/450968421DDS_Tutorials_rev12-2-99.pdf。
AN-605可至以下網址:http://www.analog.com/UploadedFiles/Application_Notes/3710928535190444148168447035AN605_0.pdf
最新的DDS選用指南可造訪http://www.analog.com/IST/SelectionTable/?selection_table_id=27。
直接數位合成(DDS)是一種產生類比波形的方法-通常是正弦波，方式是透過在數位形式下產生時間變化信號，然後進行數位類比轉換的動作。因為在DDS元件中操作主要是數位式，它可提供輸出頻率之間快速的切換，細微的頻率解析度，以及在寬廣頻譜範圍內操作。運用設計與製程上的先進技術，今天的DDS元件是非常小巧而且耗電非常低的。
為什麼人們要使用直接數位合成器(DDS)呢?難道沒有其他更容易產生頻率的方法嗎?
對許多產業而言，能夠準確地產生並控制不同頻率與大小的波形已經成為關鍵的共通需求。無論是為通訊之用提供低相位雜訊變頻的敏捷電源與良好的寄生效能，或是只要產生一頻率做為工業或生醫測試設備應用的激發訊號，便利，緊湊與低成本都是重要的設計考量。
設計者在頻率產生上有許多可能性，範圍從適用非常高頻率合成以鎖相迴路(PLL)為基礎的技術，到以動態編程數位類比轉換器(DAC)輸出產生低頻下的任意波形。但是DDS技術在解決頻率(或波形)產生需求上正快速地在通訊與工業應用領域被接受，原因在於單晶片IC元件能輕易產生可編程類比輸出波形與高解析度和準確性。
甚至於，由於製程技術與設計的不斷提升，已經讓成本與功率消耗水準達到以前所無法想像的低。舉例來說，AD9833，這顆以DDS為基礎的可編程波形產生器(圖1)，操作在5.5V，具25MHz時脈，最大消耗功率30毫瓦。
圖 1.AD9833-一顆波形產生器單晶片
使用DDS主要的好處是什麼?
DDS元件像是AD9833是透過一高速串列周邊介面(SPI)來編程，且僅需要一個外部時脈產生簡單的正弦波。現已供貨的DDS元件，可產生從低於1Hz最高到400MHz(基於1GHz時脈)的頻率範圍。它們的低功率，低成本，單一小型封裝，結合它們固有優異的性能與數位編程輸出波形的能力等諸多好處，都讓DDS元件成為一項極具吸引力的解決方案-比起分離元件聚集而成較少彈性的解決方案更令人滿意。
我可以用典型的DDS元件來產生什麼樣的輸出?
DDS元件不限於純正弦波輸出。圖2顯示從AD9833產生的方波、三角波與正弦波等輸出型式。
圖2.從DDS所產生的方波、三角波與正弦波輸出
DDS元件如何產生正弦波呢?
這裡是DDS元件內部電路的解構說明:它的主要元件有相位累加器─用以相位-振幅轉換(經常是正弦波查找表)，和DAC(數位類比轉換器)。這些方塊如圖3所示。
圖3.直接數位合成器的元件
DDS在給定頻率下，會產生一正弦波。該頻率依二個變數而定：參考器-時脈頻率與被編程到頻率暫存器的二進位數(調諧字元)。
頻率暫存器中的二進位數提供主要輸入給相位累加器。假設用到正弦查找表，則相位累加器會為查找表計算出相位(角度)位址，輸出振幅的輸出值-相當於正弦波的相位角度---至DAC。換句話說，DAC將數字轉換成類比電壓或電流的相應值。為產生固定頻率正弦波，常數值(相位增量-由二進位數決定)會在每個時脈周期時被加到相位累加器中。假設相位增量很大，相位累加器將會經由正弦波查找表快速前進，因此產生一個高頻正弦波。假設相位增量很小，則相位累加器會因為產生較慢的波形，所花的階數更多。
你所說完整的DDS是什麼意思?
將D/A轉換器與DDS整合到單晶片上就是為人所知的完整DDS解決方案，ADI所有的DDS解決方案做法都相同。
讓我們多談一下相位累加器。它的動作原理是什麼?
連續時間正弦波信號有0到2π的重覆角度相位範圍。數位的實現方法是沒有不同的。計數器的攜帶功能讓相位累加器得以扮演像是在DDS實現上相位輪盤的角色。
為瞭解這個基本功能，我們將正弦波振盪視覺化，當作是相位圈周圍的向量轉換(參見圖4)。每個相位輪盤上的指定點對應到正弦波周期上的點。當向量在輪盤周圍轉動，可看到正弦角度產生相對應的輸出正弦波。沿相位輪盤以固定速度轉一圈的向量，會產生完整的輸出正弦波周期。相位累加器會伴隨沿著相位輪盤轉動之向量的線性轉動而產生出相對應空間的角度值。相位累加器的內容會與輸出正弦波之週期上的點相符合。
圖4.數位相位輪盤
相位累加器實際上就是一個modulo-M計數器，每當其接收到一組時脈脈衝時，就會將其所儲存的數值增加。增加值的大小會依據二進制碼輸入字元(M)來決定。該字元所產生出來的相位階大小會介於更新的參考時脈(reference-clock)之間；這將可以用來對在相位輪盤上有多少點可以被省略掉做出有效的設定。如果點與點間的距離越大，相位累加器的溢出以及完成等量的正弦波週期就會越快。位於相位輪盤中個別相位點的數量乃是依據相位累加器的解析度(n)而定，而這也會決定DDS的調諧解析度。對於一組n = 28位元的相位累加器來說，0000 ... 0001的M值會導致相位累加器在 228參考時脈週期(累加)之後產生溢出的狀況。假如M值改變至0111 ... 1111，相位累加器就會在2參考時脈週期(耐奎斯特所需的最小值)之後產生溢出的狀況。這種關係可以利用針對DDS架構之基本調諧方程式加以計算出來：
其中：
fout = DDS的輸出頻率
M = 二進制調諧字元
fc = 內部參考時脈頻率（系統時脈）
n = 相位累加器的長度，以位元表示
M值的改變會導致在輸出頻率上產生立即以及相位延續(phase-continuous)的變化。在此，如同鎖相迴路(PLL)中的迴路趨穩時間(loop settling time)是不會產生的。
隨著輸出頻率的增加，每個週期的取樣數量會隨之降低。由於取樣理論中提到，每個週期中至少需要有兩次的取樣，以便重新建立輸出波形，因此可以得出DDS的最大基本輸出頻率是fc / 2。然而在實際的應用領域上，輸出頻率的限制會比此基本輸出頻率稍微再低一些，以便改善重建波形的品質，同時也可以使得輸出部分的濾波得以進行。
在產生出恆定的頻率時，相位累加器的輸出會以線性方式增加，因此其所產生出來的類比波形會具有斜坡的特性。
那麼線性輸出是如何轉換成正弦波的呢？
在將相位累加器的即時輸出值(以AD9833而言是28位元)─具有可以藉由截短的方法去刪除掉的不必要又不具意義的位元─轉換為顯示在(10位元)數位類比轉換器上之正弦波的振幅資訊時，會使用一份相位對振幅(phase - to - amplitude)查找表作為依據。DDS的架構將正弦波的對稱特性加以活用，並且利用映射邏輯(mapping logic)將來自於相位累加器的四分之一週期資料合成為一組完整的正弦波。相位對振幅查找表藉由正向讀取來產生出其餘的資料。圖5中所示為利用圖形方式所展示的架構。
圖5 信號流經DDS架構
DDS最常被應用於什麼方面？
目前採用以DDS為基礎的波形產生應用領域分別有兩大類別：對於需要具有絕佳相位雜訊以及低寄生性能的靈敏頻率源之通訊系統而言，設計工程師通常會選擇DDS作為其頻譜性能與頻率調諧解析度的結合之用。這類型的應用包含了使用DDS進行調變，像是作為增進總體頻率可調諧性之PLL參考值，或是本地振盪器(LO)，或甚至用來作為直接RF傳輸。
另一種類別則是有許多的工業與免疫生物應用領域，利用DDS作為可編程的波形產生器。由於DDS可以採用數位化的方式進行編程，因此其波形的相位與頻率可以很輕易的加以調整，而不需要改變其外部的元件，但是若使用傳統的類比式編程波形產生器，則通常都必須要修改外部元件。DDS允許以即時的方式對頻率做簡單的調整，以便對於共振頻率加以定位，或是對溫度的漂移進行補償。
這類型的應用領域包含了在可調節頻率源中使用DDS，以便量測其阻抗(例如：以阻抗為基礎的感測器)，或是產生作為微驅動(micro-actuation)之用的脈衝波調變信號，或是用來檢測區域網路纜線或是電話纜線中的衰減。
對於設計工程師來說，在設計可以實際應用的設備與系統時，你認為DDS所具有的關鍵性優點為何？
目前在通訊系統以及感測器應用領域中，在成本上具有競爭性，同時又具有高性能以及功能整合性的DDSICs變得越來越普遍。對於設計工程師而言，這些元件能夠吸引他們的優點包含有：
* 可以用數位方式加以控制的微赫茲(micro-hertz)頻率調節功能以及次等級(subdegree)的相位調節能力。
* 在調節輸出頻率(或是相位)上具有極快的跳躍速度(hopping speed)；不具有過多／不足或是與類比相關連的迴路趨穩時間異常狀況的相位延續頻率跳躍。
* DDS的數位化架構可以使得手動調節、與元件時效相關的微調、以及在類比式合成器解決方案中的溫度漂移等之需求都得以省卻。
* 對於一個系統可以使用遠端控制並且能夠在處理器的控制下，以高解析度進行最佳化的環境而言，DDS架構的數位化控制介面使其能夠輕易的實現。
我要如何在FSK編碼上使用DDS元件？
二進制的頻移鍵控(frequency-shift keying，FSK)乃是最簡單的資料編碼形式之一。資料的傳輸乃是藉由將連續載具的頻率予以位移至兩組個別獨立頻率(因此稱為二進制)中的一組頻率上來達成。一組頻率f1(可能較高)會被指定為標記頻率(mark frequency)(binary one)，而另一組頻率f0則稱為空間頻率(space frequency)(binary zero)。圖6所示的範例中，所顯示的是標記 - 空間資料以及已經傳輸信號兩者之間的關係。
圖6.FSK調變
這個編碼架構利用DDS可以很輕易的達成。代表輸出頻率的DDS頻率調節字元被賦予適當的值，以便在當它們以0s與1s的形式被傳輸時，可以產生出f0以及f1。使用者可以在進行傳輸之前，將兩組必要的調節字元予以編程並存入元件當中。在使用AD 9834的情況下，有兩組頻率暫存器可供使用，這將使得FSK編碼更加的易於達成。元件上有一組預留的接腳(FSELECT)，可以用來接收調變信號，並且選擇適當的調節字元(或是頻率暫存器)。圖7中的方塊圖所展示的是FSK編碼的一種簡單完成方法。
圖7.DDS為基礎的FSK編碼器
那麼有關PSK編碼技術呢?
相移鍵控(PSK)是另一種資料編碼格式。在PSK中，載波頻率保持固定，發送信號的相位會因傳遞資訊而變化。
電路設計要實現PSK，最簡單廣為人知的就是二進制PSK(BPSK)─只要使用二個信號相位，0°和180°。BPSK對邏輯1輸入提供0°相位編碼，對邏輯0輸入提供180°相位偏移。每個位元的狀態根據前面的位元狀態來決定。假設波形相位沒有改變，則信號狀態維持相同(低或高)。假設波相位反向(180°變化)，則信號狀態跟著變化(從低變高，或從高變低)。
PSK編碼用DDS IC可以很容易地實現。大部份這類元件有單獨的輸入暫存器(相位暫存器)，可用相位值來載入。這個值可直接被加進載波相位而不用改變其頻率。改變此暫存器內容來調整載波相位，因此產生PSK輸出信號。針對需要高速調變的應用，AD9834藉用一隻專用觸發輸入腳位(PSELECT)來選擇預先載入的相位暫存器，在兩暫存器之間輪流選用，依需要來調整載波。
還有更多複雜的PSK形式是運用4或8個波形相位。這樣能讓二進制資料每周期變化以比可能用BPSK調變更快的速率來傳送。在四相位調變(正交PSK或QPSK)，可能的相位角度為0°、90°、-90°和180°;每個相移可代表二個信號元素。AD9830、AD9831、AD9832、AD9835都提供四相位暫存器，讓複雜的相位調變電路藉由將不同的相位偏置不斷地更新到暫存器來實現。
多重DDS元件可以被同步化做為I-Q功能嗎?
使用二個單顆DDS元件在相同主控時脈操作下輸出二個信號是可能的，它們的相位關係可以直接被控制。在圖8中，二顆AD9834用一個參考時脈加以編程，以及用相同重設腳位來更新這二顆元件。使用這樣的設定方式，是有可能來做I-Q調變的。
圖8.同步模式下的多重DDS IC
在上電之後與轉換任何資料至DDS之前，必須確定重設(reset)功能。如此做法將DDS輸出設定成已知的相位，當作允許多重DDS元件同步化的相同參考點。當新的資料被同時傳送到多重DDS元件，則一致的相位關係可以被保留，且它們相關的相位偏移可經由相位偏移暫存器如預期地被偏移。AD9833和 AD9834具有12位元相位解析度與0.1°有效的解析度。[欲知同步化多重DDS元件詳細資訊，請參見應用指南AN-605。]
示波器的抖動是由熱雜訊，在示波器電子電路不穩定，經由電源軌、地線甚至輸出連接的外部干擾所引起。其他方面的影響還包括外部電磁場，如來自附近收發器的RF干擾，會使抖動影響到示波器的輸出。甚至於簡單的放大器、變頻器或緩衝器都會將抖動帶給信號。
因此DDS元件的輸出將會增加某種數量的抖動。由於每個時脈本身就有抖動程度，所以在一開始時選擇低抖動的示波器甚為關鍵。將高頻時脈的頻率除頻，是降低抖動的一種方法。運用除頻，相同數量的抖動會在較長的期間內發生，降低它的系統時間的比率。
一般來說，要降低必要的抖動信號源與避免導入額外的信號源，應該要使用穩定的參考時脈，避免使用轉換緩慢的信號與電路，而要使用最可行的參考頻率允許增加的過取樣。
圖9. AD9834典型輸出相位雜訊圖。輸出頻率為2MHz，而M時脈為50MHz。
免寄生動態範圍(SFDR)與基本信號的最高位準和任何寄生信號(包括鋸齒波(混疊)信號和頻譜中調諧相關頻率元件等)最高位準之間的比例有關。高品質示波器一開始設計就具有極佳的SFDR是至關重要的。
在與其他通訊頻道和應用共用的頻譜上的應用，SFDR是很重要的規格。假設收發器的輸出將寄生信號傳給其他頻帶，它們就會破壞或干擾鄰近的信號。
圖10所示為具50MHz主時脈的AD9834(10位元DDS)典型輸出圖。在(a)中，它的輸出頻率確實為主時脈頻率(MCLK)的1/3。由於對頻率明智的選擇，因此在25MHz視窗中沒有諧波頻率，鋸齒波(或混疊)是最小的，且雜散寄生變化表現優異，所有寄生信號至少低於信號(SFDR=80dB)80dB。較低頻率設於(b)中，有更多點形成波形(但對真正乾淨的波形還是不夠)，並提供更真實的畫面;最大的寄生信號，在第二諧振頻率，大約低於信號(SFDR=50dB)50dB。
圖10.AD9834的輸出具有50MHz主時脈(a)fOUT=16。667MHz(如 MCLK/3);(b)fOUT=4。8MHz。
你們有編程工作更加簡單並預測出DDS效能如何的工具嗎?
我們的線上互動設計工具就是用來選擇調諧字元，給定參考時脈與想要輸出頻率或是相位的輔助工具。當選擇所需的頻率，則理想的輸出諧波就會在外部重建濾波器被應用到之後出現。範例如圖11所示。為主要影像與諧波所需，我們也提供表格資料。
圖11.為由互動式設計工具提供的螢幕展示。一個典型的元件輸出─sinx/x展示圖。
這些工具將如何幫助我編程DDS呢?
它所需要的只是你要的頻率輸出與系統的參考時脈頻率。這個設計工具將會輸出編程該元件必要的完整編程序列。在圖 12範例中，MCLK設為25MHz，而想要的輸出頻率設成10MHz。只要按下更新鈕，編程DDS元件的全部編程序列就會被包含在Init Sequence暫存器中。
圖12.典型的編程序列顯示圖。
我該如何評估你們的DDS元件呢?
所有DDS元件都有一塊評估板可供購買。它們附有專用軟體，讓使用者收到板子後幾分鐘內就能簡單地測試/評估元件。每塊評估板有附有技術筆記，包含電路圖資訊，並顯示最佳建議的電路板設計與佈局練習。
我可以在那裡找到有關DDS元件更多的資訊?
DDS主頁面位於
連結至設計工具可造訪
深度的DDS技術教材可造訪
AN-605可至以下網址:http://www.analog.com/UploadedFiles/Application_Notes/3710928535190444148168447035AN605_0.pdf
最新的DDS選用指南可造訪
