前言
現今的類比數位轉換器(ADC)已很難滿足現代通訊系統所要求的寬闊動態範圍，而增益系統動態範圍的其中一個方法，是在一個數位控制的AGC迴路內採用一個高速兼高解析度的ADC和一個數位控制可變增益放大器(DVGA)。
採用高性能元件來進行系統設計已成為大趨向，然而不同的元件則要求不同的操作環境以發揮最佳效能。放大器和數據轉換器具有不同的輸入和輸出要求，而且通常都需要不同的電源。如此一來，元件在電路上如何佈局或如何因應其他元件來放置，便成為關鍵。
有關放大器的增益設定資料經編程後會與從數據轉換器量度出來的電壓值一起計算，從而得出最終的數值(增益 + 實測電壓 = 真正的電壓)。由於增益是可以下降的，所以正常用來固定ADC輸入的訊號亦可被衰減和量度。DVGA經由數位電路進行即時控制，而增益則可因應進入訊號的調變而改變。這個功能對於將高峰值調整至平均比率的調變機制如GSM EDGE/EGRPS等尤其重要。
要獲得最佳的動態範圍增加，那就是最小的訊號都應用最大的增益設定來處理，但訊號脈衝一定不容許箝制ADC。基於這個原因，將AGC迴路進行諧調以把訊號大幅減低至ADC全標度以下是很重要。此外，最好還有一個AGC迴路控制，可在訊號脈衝發生時迅速地調度增益。另外，相鄰通道和封閉通道的干擾必需納入動態範圍的計算內，所需訊號的電平以及任何其他干擾訊號都必須保持在產生ADC輸入拑制的水平以下。
如圖1所示，信噪比(SNR)和無寄生動態範圍(SFDR)是在接近訊號全標度的情況下得出，而圖2所採用的放大器/ADC設定是一樣的，但訊號的波幅則較低。假如訊號的波幅下降16dB，那SNR則下跌12dB，同時SFDR便有5dB的改善。這表示輸入波幅的範圍可以提供高度的訊號保真，而且可盡量令自動增益控制(AGC)將輸入訊號維持在這個範圍內。對於大部份的ADC來說，最佳化操作的最佳範圍是-6 dBFS至 -18 dBFS。
要從DVGA獲取最大的效益，有幾個條件必須在設計早期時考慮。正確的電源電壓和電路板佈局對於系統的效能表現有很大的影響，當設計系統電路板時，DVGA和ADC的位置必須盡量貼近，只需在它們之間留下僅足夠放置一個細小雜訊濾波器的空間便可。
由於DVGA會在整個放大器的頻寬上產生輸出雜訊，故在DVGA和ADC之間放置濾波器是不可或缺。ADC的前端應擁有gigahertz級或以上的頻寬，而採用帶通濾波器則可大大改善系統的雜訊背景(noise floor)。在選擇濾波器方面，無需使用精密的類型，相反簡單的濾波器可減少對AGC迴路定時的調校。當然，產生自濾波器的過多訊號時延是大家不想看見的，再者濾波器的損耗亦會直接影響系統的增益。這樣，濾波器的頻寬可以比訊號的頻寬大很多，同時仍可削減大部份的頻帶雜訊。一個頻帶太狹小的濾波器會因為對帶通平整度的妥協而令訊號降格，而且亦會導致過量的集體時延。
圖3的顯示出一個相對大頻寬濾波器的優點，當中放大器擁有2.0nV/rtHz的輸入雜訊、26dB的增益和500MHz的頻寬。放置在放大器之後的是一個14位元的ADC，其取樣率為150MHz兼有1.1GHz的前端全度頻寬。假如在放大器和ADC間不設濾波器，那雜訊值便為：
放大器輸出雜訊=1.8 nV/rtHz * 20 V/V* SQRT(600 MHz) = 881 uV
ADC 雜訊背景: 71.3dBFS @ 1V 全標度 = 272 uV
在這情況下，由放大器所引致的雜訊會比ADC大很多，而一個WCDMA接收器的每條通道具有5MHz的訊號頻寬。為了在5MHz下達到一個平坦反應，需要使用一個25MHz的濾波器。此外，為了獲得一個良好的濾波器拒波，我們會選用一個185MHz的中頻(我們ADC的第三條奈奎斯特頻帶)。加入濾波器後便得出以下結果：
放大器輸出雜訊=1.8 nV/rtHz * 20 V/V* SQRT(30 MHz) = 197 uV
ADC 雜訊背景: 71.3dBFS @ 1V 全標度 = 272 uV
配合加入濾波器，放大器的雜訊現在比起ADC雜訊背景低很多。當設計濾波器時，會嘗試模擬ADC的輸入電容、放大器輸出電容和板寄生電容。此外，放大器輸出接腳和ADC輸入接腳會有大約1nH的接線電感。就要在模擬時很小心，一旦當電路建立起來後便需很小心地量度濾波器的響應，並需要作出調整來把濾波器調諧至中央頻率。毫無疑問，頻率越高對準確模擬濾波器的難度就更大。此外，較細小的元件之容錯性較佳。
一旦選定了IF頻率和濾波器的頻帶，那便必須選定濾波器的阻抗。濾波器阻抗的重要性幾乎與濾波器的頻帶和插入損耗一樣重要。要選出最佳的濾波器阻抗，需要在那些放大器的需求以及ADC的需求之間作一個平衡。圖3中的濾波器被設計成在通帶中擁有200 Ohm的阻抗，並以400 Ohm作端接以減低損耗。假如以200 Ohm作端接，那它便可擁有較平整的頻率響應。濾波器的實測響應已在圖4中表示出來。當中濾波器如以200 Ohm端接那便可擁有較平整的頻率響應，這說明在系統設計時便要做出設計取捨。
雜訊濾波器被設計成在放大器一方的通帶外擁有高阻抗，通過將放大器的輸出電流盡量降低，可有助將失真維持在低水平。除此之外，濾波器亦在數據轉換器一方的停止頻帶中被設計成擁有低阻抗，這可有助減低當ADC替輸入訊號取樣時由電容器開關而產生的電流尖峰。
在決定如何驅動之前，閱讀某特定數據轉換器的數據資料是極為重要的，最主要是決定是否要對ADC輸入進行阻抗匹配。有些低阻抗的數據轉換器其緩衝輸入需要在輸入處進行阻抗匹配。相反地，大部份帶有高阻抗輸入的數據轉換器則不應進行匹配。上述提及過的14位元數據轉換器屬於典型的高分辦率兼高速轉換器，它擁有一個高電容性的輸入(9pF時脈低及6pF時脈高)。這類數據轉換器最好是由一個低阻抗電源來驅動。
數據轉換器是一種離散式定時元件，在某時間點下，ADC將會替訊號取樣 ，然後在處理該樣本時忽略其他訊號。對於ADC14155來說，它的數據資料表已載明訊號會在時脈的下降邊緣沿被取樣 ，另外亦指明當時脈在高和低時，輸入電容分別為6pF和 9pF。從這些資料可知道濾波器應該圍繞著6pF的時脈高電容來設計。在這時間點期間，ADC正準備替類比輸入取樣 ，一旦當時脈下降至低狀態，那樣本會被提取，而我們無需關注輸入電容，直至第二個樣本被採集的時間來到為止。
放大器提供低阻抗輸出的優點，這可為系統的設計帶來靈活性。一般的通用放大器可提供一個很低的輸出電阻(<1 Ohm)，而射頻放大器則可提供50至400 Ohm的阻抗。為了盡量增強放大器的效能，外部負載(反映在濾波器的特性阻抗內)應盡量高，就如我們已表明ADC應用一個低阻抗的電源來驅動。實驗室多個試驗表示，為圖3的電路提供最佳的表現是400 Ohm的濾波器。放大器和ADC的不同組合可從些微不同的濾波器阻抗中獲得極佳效益。
電源(為何放大器和ADC需要不同的電壓)
放大器和ADC的一個主要分別是放大器本身需要重生一個訊號，並送到一個負載內，這便同時需要電壓和電流(亦可說成是電源)。數據轉換器的唯一目的是量度電壓，以及產生一個與該電壓成比例的數碼訊號。這種基本上的分別引伸出不同的電源要求。在大部份的應用中，放大器會要求比數據轉換器更大的電源電壓範圍，這便容許放大器有足夠的空間在最高訊號電壓處釋放功率。此外，尤其對於DC耦合訊號鏈，一個負電源電壓將可大大改善效能。
在電路板上設有最佳的電源電壓可說是成功設計的關鍵。要盡量減低電源雜訊，應該使用功率板或很寬及低電感的佈線。對於數據轉換器和放大器而言，它們均要求低信噪比(SNR)和低電感的旁路電容器。為了達至最佳的訊號完整性，經由旁路電容器帶載的電流不應行經接近訊號佈線。此外，電源旁路電容器不應連接到附近有訊號端電阻器連接接地的接地面。
為了在極高頻下提供無失真效能，我們在使用諸如LMH6515或LMH6555的放大器時，會選用開放集極(共用發射極)A級操作。這種放大器拓撲可從嚴謹的電源容差中受惠，尤其該單一電源已給出對大訊號的要求時。幸運的是，現在已經有電源具備絕佳的穩壓準確度，線性穩壓器不單可提供最低的雜訊，而且還可提供最優秀的穩壓準確性。一個如LP2989的穩壓器其標準準確度可達1.25%，而在整個操作溫度及負載下的準確度為-4至+2.5%。由於LMH6515 DVGA的靜態電源電流會比釋放至負載的電流更大，所以由DVGA提取的電流會大致上被固定，這便是電源穩壓的最佳情況，故此電源的準確性可以比要求指定的更佳。
通訊系統的設計要求可說十分苛刻，採用高效能的元件和諸如迴路內AGC等技術可幫助提升系統的效能，甚至超出客戶的要求。藉由遵循一些基本的訊號路徑設計要求(佈局、濾波、阻抗匹配)，加上迎合ADC與電源的不同需要，便可設計出一個可滿足未來挑戰的最佳和有效設計方案。
現今的類比數位轉換器(ADC)已很難滿足現代通訊系統所要求的寬闊動態範圍，而增益系統動態範圍的其中一個方法，是在一個數位控制的AGC迴路內採用一個高速兼高解析度的ADC和一個數位控制可變增益放大器(DVGA)。
採用高性能元件來進行系統設計已成為大趨向，然而不同的元件則要求不同的操作環境以發揮最佳效能。放大器和數據轉換器具有不同的輸入和輸出要求，而且通常都需要不同的電源。如此一來，元件在電路上如何佈局或如何因應其他元件來放置，便成為關鍵。
有關放大器的增益設定資料經編程後會與從數據轉換器量度出來的電壓值一起計算，從而得出最終的數值(增益 + 實測電壓 = 真正的電壓)。由於增益是可以下降的，所以正常用來固定ADC輸入的訊號亦可被衰減和量度。DVGA經由數位電路進行即時控制，而增益則可因應進入訊號的調變而改變。這個功能對於將高峰值調整至平均比率的調變機制如GSM EDGE/EGRPS等尤其重要。
要獲得最佳的動態範圍增加，那就是最小的訊號都應用最大的增益設定來處理，但訊號脈衝一定不容許箝制ADC。基於這個原因，將AGC迴路進行諧調以把訊號大幅減低至ADC全標度以下是很重要。此外，最好還有一個AGC迴路控制，可在訊號脈衝發生時迅速地調度增益。另外，相鄰通道和封閉通道的干擾必需納入動態範圍的計算內，所需訊號的電平以及任何其他干擾訊號都必須保持在產生ADC輸入拑制的水平以下。
如圖1所示，信噪比(SNR)和無寄生動態範圍(SFDR)是在接近訊號全標度的情況下得出，而圖2所採用的放大器/ADC設定是一樣的，但訊號的波幅則較低。假如訊號的波幅下降16dB，那SNR則下跌12dB，同時SFDR便有5dB的改善。這表示輸入波幅的範圍可以提供高度的訊號保真，而且可盡量令自動增益控制(AGC)將輸入訊號維持在這個範圍內。對於大部份的ADC來說，最佳化操作的最佳範圍是-6 dBFS至 -18 dBFS。
要從DVGA獲取最大的效益，有幾個條件必須在設計早期時考慮。正確的電源電壓和電路板佈局對於系統的效能表現有很大的影響，當設計系統電路板時，DVGA和ADC的位置必須盡量貼近，只需在它們之間留下僅足夠放置一個細小雜訊濾波器的空間便可。
由於DVGA會在整個放大器的頻寬上產生輸出雜訊，故在DVGA和ADC之間放置濾波器是不可或缺。ADC的前端應擁有gigahertz級或以上的頻寬，而採用帶通濾波器則可大大改善系統的雜訊背景(noise floor)。在選擇濾波器方面，無需使用精密的類型，相反簡單的濾波器可減少對AGC迴路定時的調校。當然，產生自濾波器的過多訊號時延是大家不想看見的，再者濾波器的損耗亦會直接影響系統的增益。這樣，濾波器的頻寬可以比訊號的頻寬大很多，同時仍可削減大部份的頻帶雜訊。一個頻帶太狹小的濾波器會因為對帶通平整度的妥協而令訊號降格，而且亦會導致過量的集體時延。
圖3的顯示出一個相對大頻寬濾波器的優點，當中放大器擁有2.0nV/rtHz的輸入雜訊、26dB的增益和500MHz的頻寬。放置在放大器之後的是一個14位元的ADC，其取樣率為150MHz兼有1.1GHz的前端全度頻寬。假如在放大器和ADC間不設濾波器，那雜訊值便為：
放大器輸出雜訊=1.8 nV/rtHz * 20 V/V* SQRT(600 MHz) = 881 uV
ADC 雜訊背景: 71.3dBFS @ 1V 全標度 = 272 uV
在這情況下，由放大器所引致的雜訊會比ADC大很多，而一個WCDMA接收器的每條通道具有5MHz的訊號頻寬。為了在5MHz下達到一個平坦反應，需要使用一個25MHz的濾波器。此外，為了獲得一個良好的濾波器拒波，我們會選用一個185MHz的中頻(我們ADC的第三條奈奎斯特頻帶)。加入濾波器後便得出以下結果：
放大器輸出雜訊=1.8 nV/rtHz * 20 V/V* SQRT(30 MHz) = 197 uV
ADC 雜訊背景: 71.3dBFS @ 1V 全標度 = 272 uV
配合加入濾波器，放大器的雜訊現在比起ADC雜訊背景低很多。當設計濾波器時，會嘗試模擬ADC的輸入電容、放大器輸出電容和板寄生電容。此外，放大器輸出接腳和ADC輸入接腳會有大約1nH的接線電感。就要在模擬時很小心，一旦當電路建立起來後便需很小心地量度濾波器的響應，並需要作出調整來把濾波器調諧至中央頻率。毫無疑問，頻率越高對準確模擬濾波器的難度就更大。此外，較細小的元件之容錯性較佳。
一旦選定了IF頻率和濾波器的頻帶，那便必須選定濾波器的阻抗。濾波器阻抗的重要性幾乎與濾波器的頻帶和插入損耗一樣重要。要選出最佳的濾波器阻抗，需要在那些放大器的需求以及ADC的需求之間作一個平衡。圖3中的濾波器被設計成在通帶中擁有200 Ohm的阻抗，並以400 Ohm作端接以減低損耗。假如以200 Ohm作端接，那它便可擁有較平整的頻率響應。濾波器的實測響應已在圖4中表示出來。當中濾波器如以200 Ohm端接那便可擁有較平整的頻率響應，這說明在系統設計時便要做出設計取捨。
雜訊濾波器被設計成在放大器一方的通帶外擁有高阻抗，通過將放大器的輸出電流盡量降低，可有助將失真維持在低水平。除此之外，濾波器亦在數據轉換器一方的停止頻帶中被設計成擁有低阻抗，這可有助減低當ADC替輸入訊號取樣時由電容器開關而產生的電流尖峰。
在決定如何驅動之前，閱讀某特定數據轉換器的數據資料是極為重要的，最主要是決定是否要對ADC輸入進行阻抗匹配。有些低阻抗的數據轉換器其緩衝輸入需要在輸入處進行阻抗匹配。相反地，大部份帶有高阻抗輸入的數據轉換器則不應進行匹配。上述提及過的14位元數據轉換器屬於典型的高分辦率兼高速轉換器，它擁有一個高電容性的輸入(9pF時脈低及6pF時脈高)。這類數據轉換器最好是由一個低阻抗電源來驅動。
數據轉換器是一種離散式定時元件，在某時間點下，ADC將會替訊號取樣 ，然後在處理該樣本時忽略其他訊號。對於ADC14155來說，它的數據資料表已載明訊號會在時脈的下降邊緣沿被取樣 ，另外亦指明當時脈在高和低時，輸入電容分別為6pF和 9pF。從這些資料可知道濾波器應該圍繞著6pF的時脈高電容來設計。在這時間點期間，ADC正準備替類比輸入取樣 ，一旦當時脈下降至低狀態，那樣本會被提取，而我們無需關注輸入電容，直至第二個樣本被採集的時間來到為止。
放大器提供低阻抗輸出的優點，這可為系統的設計帶來靈活性。一般的通用放大器可提供一個很低的輸出電阻(<1 Ohm)，而射頻放大器則可提供50至400 Ohm的阻抗。為了盡量增強放大器的效能，外部負載(反映在濾波器的特性阻抗內)應盡量高，就如我們已表明ADC應用一個低阻抗的電源來驅動。實驗室多個試驗表示，為圖3的電路提供最佳的表現是400 Ohm的濾波器。放大器和ADC的不同組合可從些微不同的濾波器阻抗中獲得極佳效益。
電源(為何放大器和ADC需要不同的電壓)
放大器和ADC的一個主要分別是放大器本身需要重生一個訊號，並送到一個負載內，這便同時需要電壓和電流(亦可說成是電源)。數據轉換器的唯一目的是量度電壓，以及產生一個與該電壓成比例的數碼訊號。這種基本上的分別引伸出不同的電源要求。在大部份的應用中，放大器會要求比數據轉換器更大的電源電壓範圍，這便容許放大器有足夠的空間在最高訊號電壓處釋放功率。此外，尤其對於DC耦合訊號鏈，一個負電源電壓將可大大改善效能。
在電路板上設有最佳的電源電壓可說是成功設計的關鍵。要盡量減低電源雜訊，應該使用功率板或很寬及低電感的佈線。對於數據轉換器和放大器而言，它們均要求低信噪比(SNR)和低電感的旁路電容器。為了達至最佳的訊號完整性，經由旁路電容器帶載的電流不應行經接近訊號佈線。此外，電源旁路電容器不應連接到附近有訊號端電阻器連接接地的接地面。
為了在極高頻下提供無失真效能，我們在使用諸如LMH6515或LMH6555的放大器時，會選用開放集極(共用發射極)A級操作。這種放大器拓撲可從嚴謹的電源容差中受惠，尤其該單一電源已給出對大訊號的要求時。幸運的是，現在已經有電源具備絕佳的穩壓準確度，線性穩壓器不單可提供最低的雜訊，而且還可提供最優秀的穩壓準確性。一個如LP2989的穩壓器其標準準確度可達1.25%，而在整個操作溫度及負載下的準確度為-4至+2.5%。由於LMH6515 DVGA的靜態電源電流會比釋放至負載的電流更大，所以由DVGA提取的電流會大致上被固定，這便是電源穩壓的最佳情況，故此電源的準確性可以比要求指定的更佳。
通訊系統的設計要求可說十分苛刻，採用高效能的元件和諸如迴路內AGC等技術可幫助提升系統的效能，甚至超出客戶的要求。藉由遵循一些基本的訊號路徑設計要求(佈局、濾波、阻抗匹配)，加上迎合ADC與電源的不同需要，便可設計出一個可滿足未來挑戰的最佳和有效設計方案。
