凌力爾特(Linear Technology )日前發表一款低功耗14位元、125Msps ADC ，其功耗比先前解決方案少1/3 : 只有127mW。高速ADC傳統上均為高耗電元件: 其取樣率越高，ADC功耗越高。對於使用多重ADC來量測許多輸入通道的系統、或採用小型可攜式封裝，而使更高溫度造成ADC效能減低時，熱損變成相當重要的考量。而不論操作於全速度、或處於睡眠模式以降低功耗至0.5mW， LTC2261 均能為高速資料擷取大幅降低電源預算，使 “無線(cut the cord ) ” 成為可能，並將產品引進可攜式世界。
LTC2261可操作於1.8V 之低類比供應，可具體節能而不犧牲AC效能。此ADC 提供73.4dB的訊號雜訊比 (SNR) 效能，及於基頻具備優越的85dB 無雜訊動態範圍 (SFDR) 。超低的0.17psRMS抖動可達到IF頻率之欠取樣，並具備優越的雜訊效能。低功耗與良好AC 效能之結合，可為電池供電可攜式儀器及多通道系統，如醫療超音波及非破壞性的測試設備提供最需要的節能優勢。JTRS 軟體定義無線電及其他可攜式通訊設備，也將從此突破性的ADC系列產品之低功耗可攜性獲得利益。
LTC2261 使高速ADC 設計更為簡易，在此類設計中，需要仔細注意數位輸出繞徑，以避免數位雜訊反耦合及扭曲類比讀數。來自數位回授的干擾，可藉由在ADC輸出頻譜中不想要的音調得見，而為協助消除此影響，LTC2261 可提供資料亂數器，以在被傳送前打亂數位輸出，透過傳導此能源至雜訊基準，將可大幅減少不想要的音調振幅。使用此資料編碼方式，將可降低數位回授所引起的殘餘音調達10-15dB。
LTC2261的創新數位輸出可被設定為全速率 CMOS、雙倍資料速率CMOS、或雙倍資料速率 LVDS。雙倍資料速率數位輸出可使資料在時脈的上升邊緣及下降邊緣被傳送，以減少所需數據線的一半。ㄧ個分開的輸出電源供應器則能使CMOS 輸出擺盪至 1.2V 至1.8V之範圍。
LTC2261 採用6mm x 6mm QFN 封裝，包含一組時脈工作週期穩定器電路， 以協助 non-50% 時脈工作週期、可設定的數位輸出計時、可設定的 LVDS 輸出電流及選配式的LVDS 輸出終止。這些特性之結合，使ADC及微控制器間的資料傳輸更具彈性。
LTC2261 系列包含六款腳位相容的元件，包括125Msps、105Msps 及 80Msps 之14位元解析度、以及125Msps, 105Msps 及 80Msps 之12位元解析度，並計劃將於2008年12月量產。展示版及樣品可透過www.linear.com/2261 線上索取。另外，較低速度的腳位相容，速度為65Msps/40Msps/25Msps 之14位元及12位元版本亦將於2009年供貨。每個元件均提供商業及工業溫度等級，並具有單價為$9.50 美元起(千顆量購計 )之競爭性定價。
所有元件可選購無鉛封裝以符合RoHS 規範。如需更多資訊，請參閱http://www.linear.com/ad/highspeedADC.jsp
LTC2261 系列特性摘要
• 73.4dB SNR
• 85dB SFDR
• 低功耗: 127mW/106mW/89mW
• 單一1.8V 供應
• CMOS、DDR CMOS 或 DDR LVDS 輸出
• 可選式輸入範圍: 1VP-P 至 2VP-P
• 800MHz 全功率頻寬S/H
• 選配式資料輸出亂數器
• 選配式時脈週期穩定器
• 關機及休眠模式
• 串列SPI 埠以進行配置
• 腳位相容的14位元及12位元版本
• 40接腳 (6mm x 6mm) QFN 封裝
如需進一步資訊，請參考 www.linear.com
LTC2261可操作於1.8V 之低類比供應，可具體節能而不犧牲AC效能。此ADC 提供73.4dB的訊號雜訊比 (SNR) 效能，及於基頻具備優越的85dB 無雜訊動態範圍 (SFDR) 。超低的0.17psRMS抖動可達到IF頻率之欠取樣，並具備優越的雜訊效能。低功耗與良好AC 效能之結合，可為電池供電可攜式儀器及多通道系統，如醫療超音波及非破壞性的測試設備提供最需要的節能優勢。JTRS 軟體定義無線電及其他可攜式通訊設備，也將從此突破性的ADC系列產品之低功耗可攜性獲得利益。
LTC2261 使高速ADC 設計更為簡易，在此類設計中，需要仔細注意數位輸出繞徑，以避免數位雜訊反耦合及扭曲類比讀數。來自數位回授的干擾，可藉由在ADC輸出頻譜中不想要的音調得見，而為協助消除此影響，LTC2261 可提供資料亂數器，以在被傳送前打亂數位輸出，透過傳導此能源至雜訊基準，將可大幅減少不想要的音調振幅。使用此資料編碼方式，將可降低數位回授所引起的殘餘音調達10-15dB。
LTC2261的創新數位輸出可被設定為全速率 CMOS、雙倍資料速率CMOS、或雙倍資料速率 LVDS。雙倍資料速率數位輸出可使資料在時脈的上升邊緣及下降邊緣被傳送，以減少所需數據線的一半。ㄧ個分開的輸出電源供應器則能使CMOS 輸出擺盪至 1.2V 至1.8V之範圍。
LTC2261 採用6mm x 6mm QFN 封裝，包含一組時脈工作週期穩定器電路， 以協助 non-50% 時脈工作週期、可設定的數位輸出計時、可設定的 LVDS 輸出電流及選配式的LVDS 輸出終止。這些特性之結合，使ADC及微控制器間的資料傳輸更具彈性。
LTC2261 系列包含六款腳位相容的元件，包括125Msps、105Msps 及 80Msps 之14位元解析度、以及125Msps, 105Msps 及 80Msps 之12位元解析度，並計劃將於2008年12月量產。展示版及樣品可透過www.linear.com/2261 線上索取。另外，較低速度的腳位相容，速度為65Msps/40Msps/25Msps 之14位元及12位元版本亦將於2009年供貨。每個元件均提供商業及工業溫度等級，並具有單價為$9.50 美元起(千顆量購計 )之競爭性定價。
所有元件可選購無鉛封裝以符合RoHS 規範。如需更多資訊，請參閱http://www.linear.com/ad/highspeedADC.jsp
LTC2261 系列特性摘要
• 73.4dB SNR
• 85dB SFDR
• 低功耗: 127mW/106mW/89mW
• 單一1.8V 供應
• CMOS、DDR CMOS 或 DDR LVDS 輸出
• 可選式輸入範圍: 1VP-P 至 2VP-P
• 800MHz 全功率頻寬S/H
• 選配式資料輸出亂數器
• 選配式時脈週期穩定器
• 關機及休眠模式
• 串列SPI 埠以進行配置
• 腳位相容的14位元及12位元版本
• 40接腳 (6mm x 6mm) QFN 封裝
如需進一步資訊，請參考 www.linear.com
