簡介
為了要從高速類比數位轉換器獲得最大的性能，必須要從直流電源供應器提供它乾淨的電力。具有雜訊的電源供應器可能會導致SNR(信雜比)降低或是在ADC輸出中出現不需要的寄生（spurious）內容。本文將會提供ADC電源域以及靈敏度的背景，並且提出對於高速ADC供應電力的基本指南。
類比以及數位電源供應
大多數現今的高速類比數位轉換器都至少擁有兩組的電源域：一組類比電源（AVDD）以及一組數位與輸出驅動器電源（DRVDD）。某些轉換器具有額外的類比電源，通常應該會被當成此處所討論的附加AVDD電源來處理。在轉換器當中的類比電源與數位電源會被分隔開來，這是為了要避免數位交換雜訊（特別是產自於輸出驅動器的雜訊）去干擾到元件中類比端類比取樣的取樣過程與處理。這種數位輸出交換雜訊會隨著被取樣的信號而具有顯著的頻率內容，而且假如讓這種雜訊回返至元件的類比或是時脈輸入，或是透過電源供應器進入了晶片的類比端，那就會輕易的將雜訊以及寄生性能降級。
對於大部分的高速類比數位轉換器而言，建議對AVDD與DRVDD採用兩組獨立的電源。這兩組電源需要充分的隔離，以避免任何位於DRVDD電源上的數位交換雜訊進入轉換器的AVDD電源。通常也會對AVDD與DRVDD電源使用個別獨立的穩壓器，然而假如在兩組電源之間有進行充分的濾波，那麼一般來說是有可能藉由一組電源而獲得適當的性能。
ADC電源供應靈敏度- PSRR
有一個判定高速ADC對於電源供應器雜訊的靈敏度的方法，就是強行將一組已知頻率加諸於轉換器的電源供應軌上，並且檢視出現於轉換器輸出頻譜中的生成音頻，以檢查其電源供應拒斥。檢視輸入信號相對於出現在頻譜中信號的相關電力，以判定轉換器在特定頻率下的電源供應拒斥比（PSRR）。以下的圖表顯示了典型高速ADC的PSRR相對於頻率的關係。在此圖表中的資料乃是以裝有旁路電容器、黏著於評估電路板上的元件所取得，這種方法顯示出這些元件在典型的應用領域中對電源供應雜訊會如何反應。請注意在這個狀況中，轉換器的PSRR在低頻率下會高出許多，而當大約超過10 MHz時則會顯著的降低。
圖1：典型的ADC電源供應拒斥相對於頻率
這個PSRR的訊息能夠讓設計廠商判定允許出現於電源供應中漣波的位準，藉以避免此雜訊擾亂轉換器的性能。舉例來說，假如一組電源在500 kHz下具有5 mV p-p的漣波，依據以下的PSRR圖表，在此頻率下的轉換器會產生大約58 dB的拒斥。因此以轉換器在2 Vp-p下的全量(full scale)來看，原本低於輸入全量52 dB的5 mV信號將會藉由額外的58 dB被衰減至轉換器全量電源的110 dB以下。利用此方式，設計廠商可以使用轉換器的PSRR資料來判定轉換器的電源供應在特定頻率下的可容許漣波。因此假若轉換器的電源在已知頻率下會出現漣波的話，例如來自於上游交換式轉換器，那麼這種方法就可以用來決定是否需要額外的濾波需求，以便將此雜訊衰減至可接受的位準。
這個分析是假設只有一組頻率被提供給特定的電源供應。依據電源是如何的被切割以及其它元件由電源提供了什麼電力，在電源中的雜訊就會具有額外的頻率內容。假如這就是所發生的狀況，那麼設計廠商就必須要確保在電源供應處提供了適當的濾波功能，以便將此雜訊予以衰減。請記得在其它耐奎斯特區域中所需ADC輸入頻帶之外的雜訊，可以被包含到所需頻帶當中，這是因為ADC輸入的寬頻基本性質所致。
線性穩壓器的討論
傳統上，線性穩壓器是被用來提供乾淨的電力給轉換器的AVDD以及DRVDD軌。低漏失線性穩壓器具有高達約1 MHz的絕佳低頻率雜訊拒斥。典型LDO的控制迴路頻寬在此頻率下會耗盡，而較高的頻率則會以少許的衰減通過穩壓器。對於高過此頻率的雜訊，必須在LDO之後採用額外的濾波功能，藉由提供衰減以避免此雜訊進入ADC。通常將鐵氧體磁珠、大量去耦、以及本地電源去耦等功能加以結合之後，很適合用於衰減任何通過線性穩壓器的高頻率雜訊。在設計電源供應濾波器時，對於串聯式電感元件的使用必須要很小心，確保電感的「突跳（kicks）」在通電與斷電時，其位準不會高到足以對轉換器造成損害的程度。
圖2：LDO對ADC供電並包含濾波功能
此外，由於常常會在LDO的上游發現交換式轉換器，因此設計廠商必須要確保交換器的頻率有受到LDO/濾波器電路的適當抑制。現今的交換式轉換器正在朝向能夠超越傳統LDO迴路頻寬的更高交換頻率發展。來自於這些較高頻率交換器的雜訊能夠輕易的通過LDO，而且必須以下游濾波器加以衰減。
雖然線性穩壓器在對ADC提供乾淨的電源方面能夠表現不凡，但是它們的主要缺點就是效率。LDO的效率隨著供應至線性穩壓器輸入的電壓而定，有可能會非常的低。藉由提供恰好高過LDO漏失電壓的電壓來改善此效率，往往會造成額外電源供應級的增加，進而使電源供應設計的成本與複雜度提高。
交換式穩壓器的討論
在以往，交換式穩壓器都未曾被建議用來對ADC直接供電。然而現今的交換式穩壓器技術─結合了後交換器濾波功能以及謹慎的設計和佈局方案，讓這些穩壓器能夠成為更具效率的電源解決方案，可以使用於許多的高速類比數位轉換器。如圖2中所示，交換式穩壓器能夠提供高達95 ％的效率，相對於LDO在系統電源耗損方面有顯著的降低。對於消耗780 mW的單通道1.8 V ADC而言，使用交換式穩壓器電源供應器能夠節省640 mW或是更多的總體系統功率耗損。因為交換式電源供應器設計可以省去會散熱的線性級，因此PCB上的總體熱量生成就會降低，進而使額外的降溫措施像是風扇以及散熱器等需求得以省去。
圖3：典型的交換式穩壓器效率
然而，交換式穩壓器也一樣會產生出雜訊，必須要透過謹慎的設計與佈局方案來加以控制。交換式電源供應器會產生兩種主要類型的雜訊：交換式漣波以及高頻率雜訊。對於固定頻率的交換器，交換式漣波會在交換頻率以及其倍數下產生能源。高頻率雜訊則是透過轉換器中的快速電壓與電流轉變而產生。典型的1至5 ns上升時間會在70至350 MHz的區間內生成能源。這兩種雜訊來源都必須要適當的過濾，以避免其干擾轉換器的運作使性能降級。這可能需要使用多級LC濾波器以降低漣波，並將雜訊予以衰減。為了要維持DC調節，交換式電源供應器控制迴路可以沿著輸出濾波器的兩個級形成封閉狀態。這需要一組較低的迴路交叉頻率，藉以維持穩定性。ADC對電源供應所提供的負載特性，基本上是與時脈頻率成正比的DC。由於負載是固定的，所以交換式穩壓器的暫態響應相對來說就不是很重要，也因此在這種情況下，低迴路交叉是可以接受的。在穩壓器上進行外部補償會令此更為簡單。
在輸出電源供應電壓上加以適當的雜訊過濾是極為重要的，但是對於由包含在電源供應器中的磁性元件（電感器）所耦合的磁場或電場會進入到與ADC時脈或是信號路徑相關的任何balun(平衡-不平衡轉換器)或是變壓器當中，設計廠商也必須要確保其為最小化。將電源供應電感器設置於PCB的相對側，並且遠離極重要的ADC時脈與輸入相關的電路，這將有助於減少此耦合情況。
電源供應的去耦
高速ADC對電源供應提供了穩定的總體負載，但是需要此頻率下的ADC取樣速率與諧波的快速電流轉換。由於電路板與走線的電感限制了可以由電源快速提供的電流流量，因此ADC所需要的高頻率電流會由電路板的電源供應去耦之後提供。在對高速ADC供電時，大量的電源供應去耦以及本地（在ADC接腳）去耦都應該要加以採用。大量去耦電容器會儲存電荷，以便對平面與本地去耦電容充電，於此同時本地去耦電容則會提供ADC所需要的高頻率電流。有效的去耦可以將高頻率電源供應暫態限制在非常靠近生成暫態的IC區域內，這也能夠將電路板上所產生的EMI最小化。
通常對於每一組ADC電源軌至少應該要提供一組大量去耦電容器。這些大量電容器應該要在10 uF到22 uF的範圍內，而且必須是低ESR的陶瓷或是鉭金屬電容器。針對本地去耦而言，每一個電源接腳搭配一組電容器是最常見的建議。這些本地去耦電容器必須是介於0.01 uF至0.1 uF的低ESR陶瓷電容器，而且要盡可能的設置在靠近ADC電源接腳處。這些電容器應該要具有過孔（vias），通到非常接近ADC電源接腳的平面。假如ADC是由PCB上緊密耦合的平面供電的話，那麼本地去耦也可以由平面對平面電容來進行。假如這些平面相對較大，而且相隔距離少於5 mil( 毫英吋)的話，那麼介於平面之間的電容就能夠提供很有效率的去耦機制。平面對平面電容與本地的旁路電容器搭配運作，以提供ADC所需要的高頻率電流。
接地
ADC接地是電源供應方程式中的一個重要部份。許多目前的ADC採用LFCSP封裝，在封裝底部會有一個接地金屬片。這個金屬片是用來使熱量從零件中散出，以及在許多的情況下，這個接地金屬片是該零件的唯一接地連結。這個接地金屬片必須要焊接到電路板上具有數個通到接地面過孔的接地墊上。
在ADC接地上的雜訊也會使性能降級。當數位回返電流流經過ADC區域時，往往就會產生接地雜訊。設計廠商應該要採取方法，以確保充滿雜訊的接地電流不會流往靠近ADC處。一般會建議使用連續平面，但是可能需要一組分割平面以隔離充滿雜訊的接地電流。
結論
對於ADC的電源供應所採用的執行方法可能會對零件性能造成顯著的衝擊。遵循本文中所建議的指南應該就能夠實現有效率的ADC電源供應設計。想要找尋針對特殊ADC的電源供應參考素材，ADC的評估用電路板當屬首選。ADI的 所有ADC都有一組包含了電源供應在內的評估用電路板。研究評估用電路板中電源供應與去耦的架構以及所使用的佈局，是開始ADC電源供應設計的好方法。
為了要從高速類比數位轉換器獲得最大的性能，必須要從直流電源供應器提供它乾淨的電力。具有雜訊的電源供應器可能會導致SNR(信雜比)降低或是在ADC輸出中出現不需要的寄生（spurious）內容。本文將會提供ADC電源域以及靈敏度的背景，並且提出對於高速ADC供應電力的基本指南。
類比以及數位電源供應
大多數現今的高速類比數位轉換器都至少擁有兩組的電源域：一組類比電源（AVDD）以及一組數位與輸出驅動器電源（DRVDD）。某些轉換器具有額外的類比電源，通常應該會被當成此處所討論的附加AVDD電源來處理。在轉換器當中的類比電源與數位電源會被分隔開來，這是為了要避免數位交換雜訊（特別是產自於輸出驅動器的雜訊）去干擾到元件中類比端類比取樣的取樣過程與處理。這種數位輸出交換雜訊會隨著被取樣的信號而具有顯著的頻率內容，而且假如讓這種雜訊回返至元件的類比或是時脈輸入，或是透過電源供應器進入了晶片的類比端，那就會輕易的將雜訊以及寄生性能降級。
對於大部分的高速類比數位轉換器而言，建議對AVDD與DRVDD採用兩組獨立的電源。這兩組電源需要充分的隔離，以避免任何位於DRVDD電源上的數位交換雜訊進入轉換器的AVDD電源。通常也會對AVDD與DRVDD電源使用個別獨立的穩壓器，然而假如在兩組電源之間有進行充分的濾波，那麼一般來說是有可能藉由一組電源而獲得適當的性能。
ADC電源供應靈敏度- PSRR
有一個判定高速ADC對於電源供應器雜訊的靈敏度的方法，就是強行將一組已知頻率加諸於轉換器的電源供應軌上，並且檢視出現於轉換器輸出頻譜中的生成音頻，以檢查其電源供應拒斥。檢視輸入信號相對於出現在頻譜中信號的相關電力，以判定轉換器在特定頻率下的電源供應拒斥比（PSRR）。以下的圖表顯示了典型高速ADC的PSRR相對於頻率的關係。在此圖表中的資料乃是以裝有旁路電容器、黏著於評估電路板上的元件所取得，這種方法顯示出這些元件在典型的應用領域中對電源供應雜訊會如何反應。請注意在這個狀況中，轉換器的PSRR在低頻率下會高出許多，而當大約超過10 MHz時則會顯著的降低。
圖1：典型的ADC電源供應拒斥相對於頻率
這個PSRR的訊息能夠讓設計廠商判定允許出現於電源供應中漣波的位準，藉以避免此雜訊擾亂轉換器的性能。舉例來說，假如一組電源在500 kHz下具有5 mV p-p的漣波，依據以下的PSRR圖表，在此頻率下的轉換器會產生大約58 dB的拒斥。因此以轉換器在2 Vp-p下的全量(full scale)來看，原本低於輸入全量52 dB的5 mV信號將會藉由額外的58 dB被衰減至轉換器全量電源的110 dB以下。利用此方式，設計廠商可以使用轉換器的PSRR資料來判定轉換器的電源供應在特定頻率下的可容許漣波。因此假若轉換器的電源在已知頻率下會出現漣波的話，例如來自於上游交換式轉換器，那麼這種方法就可以用來決定是否需要額外的濾波需求，以便將此雜訊衰減至可接受的位準。
這個分析是假設只有一組頻率被提供給特定的電源供應。依據電源是如何的被切割以及其它元件由電源提供了什麼電力，在電源中的雜訊就會具有額外的頻率內容。假如這就是所發生的狀況，那麼設計廠商就必須要確保在電源供應處提供了適當的濾波功能，以便將此雜訊予以衰減。請記得在其它耐奎斯特區域中所需ADC輸入頻帶之外的雜訊，可以被包含到所需頻帶當中，這是因為ADC輸入的寬頻基本性質所致。
線性穩壓器的討論
傳統上，線性穩壓器是被用來提供乾淨的電力給轉換器的AVDD以及DRVDD軌。低漏失線性穩壓器具有高達約1 MHz的絕佳低頻率雜訊拒斥。典型LDO的控制迴路頻寬在此頻率下會耗盡，而較高的頻率則會以少許的衰減通過穩壓器。對於高過此頻率的雜訊，必須在LDO之後採用額外的濾波功能，藉由提供衰減以避免此雜訊進入ADC。通常將鐵氧體磁珠、大量去耦、以及本地電源去耦等功能加以結合之後，很適合用於衰減任何通過線性穩壓器的高頻率雜訊。在設計電源供應濾波器時，對於串聯式電感元件的使用必須要很小心，確保電感的「突跳（kicks）」在通電與斷電時，其位準不會高到足以對轉換器造成損害的程度。
圖2：LDO對ADC供電並包含濾波功能
此外，由於常常會在LDO的上游發現交換式轉換器，因此設計廠商必須要確保交換器的頻率有受到LDO/濾波器電路的適當抑制。現今的交換式轉換器正在朝向能夠超越傳統LDO迴路頻寬的更高交換頻率發展。來自於這些較高頻率交換器的雜訊能夠輕易的通過LDO，而且必須以下游濾波器加以衰減。
雖然線性穩壓器在對ADC提供乾淨的電源方面能夠表現不凡，但是它們的主要缺點就是效率。LDO的效率隨著供應至線性穩壓器輸入的電壓而定，有可能會非常的低。藉由提供恰好高過LDO漏失電壓的電壓來改善此效率，往往會造成額外電源供應級的增加，進而使電源供應設計的成本與複雜度提高。
交換式穩壓器的討論
在以往，交換式穩壓器都未曾被建議用來對ADC直接供電。然而現今的交換式穩壓器技術─結合了後交換器濾波功能以及謹慎的設計和佈局方案，讓這些穩壓器能夠成為更具效率的電源解決方案，可以使用於許多的高速類比數位轉換器。如圖2中所示，交換式穩壓器能夠提供高達95 ％的效率，相對於LDO在系統電源耗損方面有顯著的降低。對於消耗780 mW的單通道1.8 V ADC而言，使用交換式穩壓器電源供應器能夠節省640 mW或是更多的總體系統功率耗損。因為交換式電源供應器設計可以省去會散熱的線性級，因此PCB上的總體熱量生成就會降低，進而使額外的降溫措施像是風扇以及散熱器等需求得以省去。
圖3：典型的交換式穩壓器效率
然而，交換式穩壓器也一樣會產生出雜訊，必須要透過謹慎的設計與佈局方案來加以控制。交換式電源供應器會產生兩種主要類型的雜訊：交換式漣波以及高頻率雜訊。對於固定頻率的交換器，交換式漣波會在交換頻率以及其倍數下產生能源。高頻率雜訊則是透過轉換器中的快速電壓與電流轉變而產生。典型的1至5 ns上升時間會在70至350 MHz的區間內生成能源。這兩種雜訊來源都必須要適當的過濾，以避免其干擾轉換器的運作使性能降級。這可能需要使用多級LC濾波器以降低漣波，並將雜訊予以衰減。為了要維持DC調節，交換式電源供應器控制迴路可以沿著輸出濾波器的兩個級形成封閉狀態。這需要一組較低的迴路交叉頻率，藉以維持穩定性。ADC對電源供應所提供的負載特性，基本上是與時脈頻率成正比的DC。由於負載是固定的，所以交換式穩壓器的暫態響應相對來說就不是很重要，也因此在這種情況下，低迴路交叉是可以接受的。在穩壓器上進行外部補償會令此更為簡單。
在輸出電源供應電壓上加以適當的雜訊過濾是極為重要的，但是對於由包含在電源供應器中的磁性元件（電感器）所耦合的磁場或電場會進入到與ADC時脈或是信號路徑相關的任何balun(平衡-不平衡轉換器)或是變壓器當中，設計廠商也必須要確保其為最小化。將電源供應電感器設置於PCB的相對側，並且遠離極重要的ADC時脈與輸入相關的電路，這將有助於減少此耦合情況。
電源供應的去耦
高速ADC對電源供應提供了穩定的總體負載，但是需要此頻率下的ADC取樣速率與諧波的快速電流轉換。由於電路板與走線的電感限制了可以由電源快速提供的電流流量，因此ADC所需要的高頻率電流會由電路板的電源供應去耦之後提供。在對高速ADC供電時，大量的電源供應去耦以及本地（在ADC接腳）去耦都應該要加以採用。大量去耦電容器會儲存電荷，以便對平面與本地去耦電容充電，於此同時本地去耦電容則會提供ADC所需要的高頻率電流。有效的去耦可以將高頻率電源供應暫態限制在非常靠近生成暫態的IC區域內，這也能夠將電路板上所產生的EMI最小化。
通常對於每一組ADC電源軌至少應該要提供一組大量去耦電容器。這些大量電容器應該要在10 uF到22 uF的範圍內，而且必須是低ESR的陶瓷或是鉭金屬電容器。針對本地去耦而言，每一個電源接腳搭配一組電容器是最常見的建議。這些本地去耦電容器必須是介於0.01 uF至0.1 uF的低ESR陶瓷電容器，而且要盡可能的設置在靠近ADC電源接腳處。這些電容器應該要具有過孔（vias），通到非常接近ADC電源接腳的平面。假如ADC是由PCB上緊密耦合的平面供電的話，那麼本地去耦也可以由平面對平面電容來進行。假如這些平面相對較大，而且相隔距離少於5 mil( 毫英吋)的話，那麼介於平面之間的電容就能夠提供很有效率的去耦機制。平面對平面電容與本地的旁路電容器搭配運作，以提供ADC所需要的高頻率電流。
接地
ADC接地是電源供應方程式中的一個重要部份。許多目前的ADC採用LFCSP封裝，在封裝底部會有一個接地金屬片。這個金屬片是用來使熱量從零件中散出，以及在許多的情況下，這個接地金屬片是該零件的唯一接地連結。這個接地金屬片必須要焊接到電路板上具有數個通到接地面過孔的接地墊上。
在ADC接地上的雜訊也會使性能降級。當數位回返電流流經過ADC區域時，往往就會產生接地雜訊。設計廠商應該要採取方法，以確保充滿雜訊的接地電流不會流往靠近ADC處。一般會建議使用連續平面，但是可能需要一組分割平面以隔離充滿雜訊的接地電流。
結論
對於ADC的電源供應所採用的執行方法可能會對零件性能造成顯著的衝擊。遵循本文中所建議的指南應該就能夠實現有效率的ADC電源供應設計。想要找尋針對特殊ADC的電源供應參考素材，ADC的評估用電路板當屬首選。ADI的 所有ADC都有一組包含了電源供應在內的評估用電路板。研究評估用電路板中電源供應與去耦的架構以及所使用的佈局，是開始ADC電源供應設計的好方法。
