凌力爾特 (Linear Technology Corporation )日前發表全新系列的超低功耗 14及12位元、 25Msps至125Msps類比數位轉換器（ ADC），從1.8V供應之mega sample/sec 只耗低於 1mW， 使其成為市場上最低功耗的的高速ADC。 LTC2145 系列包含雙通道同步採樣並聯輸出 ADC，提供全速率 CMOS或雙倍資料率 (DDR) CMOS 或DDR LVDS數位輸出選擇，具備可設定的數位輸出計時選項、可設定 LVDS輸出電流和選配式 LVDS輸出終止。於25Msps 時，LTC2140 的14位元及 12位元版本每通道只耗 24mW ，而 125Msps LTC2145每通道則只耗 95mW 。即時提供最低功耗，AC效能亦不受影響。以 14位元而言，其具備優於73.2dB的訊號噪聲比（ SNR）效能及於基頻時 90dB 的SFDR ；12位元之 SNR 效能則優於 70.6dB。 此ADC 系列提供至超低功耗 LTC2185 16位元 ADC 系列的腳位相容升級路徑，其可達到 3dB 的效能升級，同時在手持式測試和儀器、雷達 / LIDAR、醫療影像處理、 PET/SPECT掃描儀、軍用無線電、智慧型天線系統，及各種低功耗通訊系統中維持可攜性。
腳位相容的速度等級選項包括 25Msps (24mW/ch)、 40Msps (33mW/ch)、 65Msps (46mW/ch), 80Msps (55mW/ch), 105Msps (75mW/ch) 及 125Msps (95mW/ch)，此外，透過將裝置設於待機（16 mW）或關機（1mW）模式更可節省功耗。750MHz類比全功率頻寬和0.08psRMS超低抖動可透過卓越的雜訊效能進行 IF頻率的低取樣。這些元件內含凌力爾特的數位輸出亂碼器及替代位元極性（ ABP）模式，可降低數位回授。
新元件採用精小9mm x 9mm QFN 封裝，使設計者可從彈性的介面選擇中獲益，以將針腳數縮減至最少，而能輕易的配置於 FPGA。此系列元件計畫於 2011年5月~6月量產，並將透過各地分公司立即提供展示板及樣品。雙組12位元25Msps元件千顆量購計之單價為 $10.95美元起。請參閱網站取得完整產品系列資訊 : www.linear.com/HSADC
LTC2145特性摘要
• 12-/14位元, 25Msps-125Msps ADCs
• 73.2dB SNR, 90dB SFDR (14位元 125Msps)
• 低功耗: 95mW/Ch @ 125Msps
• 單一1.8V 電源
• 彈性的數位介面:
o CMOS, DDR CMOS 或 DDR LVDS 輸出
• 可任選的輸入範圍: 1VP-P 至 2VP-P
• 750MHz 全功率頻寬 S/H
• 選配式資料輸出亂數器
• 選配式時脈週期穩定器
• 關機及休眠模式
• 串列 SPI 埠用於配置
• 64針腳 (9mm x 9mm) QFN 封裝
腳位相容的速度等級選項包括 25Msps (24mW/ch)、 40Msps (33mW/ch)、 65Msps (46mW/ch), 80Msps (55mW/ch), 105Msps (75mW/ch) 及 125Msps (95mW/ch)，此外，透過將裝置設於待機（16 mW）或關機（1mW）模式更可節省功耗。750MHz類比全功率頻寬和0.08psRMS超低抖動可透過卓越的雜訊效能進行 IF頻率的低取樣。這些元件內含凌力爾特的數位輸出亂碼器及替代位元極性（ ABP）模式，可降低數位回授。
新元件採用精小9mm x 9mm QFN 封裝，使設計者可從彈性的介面選擇中獲益，以將針腳數縮減至最少，而能輕易的配置於 FPGA。此系列元件計畫於 2011年5月~6月量產，並將透過各地分公司立即提供展示板及樣品。雙組12位元25Msps元件千顆量購計之單價為 $10.95美元起。請參閱網站取得完整產品系列資訊 : www.linear.com/HSADC
LTC2145特性摘要
• 12-/14位元, 25Msps-125Msps ADCs
• 73.2dB SNR, 90dB SFDR (14位元 125Msps)
• 低功耗: 95mW/Ch @ 125Msps
• 單一1.8V 電源
• 彈性的數位介面:
o CMOS, DDR CMOS 或 DDR LVDS 輸出
• 可任選的輸入範圍: 1VP-P 至 2VP-P
• 750MHz 全功率頻寬 S/H
• 選配式資料輸出亂數器
• 選配式時脈週期穩定器
• 關機及休眠模式
• 串列 SPI 埠用於配置
• 64針腳 (9mm x 9mm) QFN 封裝
