現在雖然有那麼多顆類比數位轉換器（ADC）可供挑選，但是在應用設計時，想了解哪一顆ADC合用，就絕對沒有那麼簡單。技術手冊往往讓這個問題變得更加複雜，更何況有好多項規格根本是以料想不到的方式在影響性能。
在選擇轉換器時，工程師常常只是粗略的看看位元數、信號雜訊比（SNR）或諧波就下手挑選了。儘管這些規格是很重要，但是其他規格也不可偏廢。
規格
解析度
最為人所誤解的轉換器規格，大概就是解析度（resolution）了，解析度與元件的輸出位元數有關，但與性能無關。限制實際SNR表現的議題包括熱雜訊、時脈抖動、DNL誤差…等等，對高性能、高解析度轉換器來說特別真切。
有些技術手冊會列出用實際SNR量測，所得到的有效位元數（Effective Number of Bits，ENOB），以計算出用來代表轉換器效益的位元數。雖然用這個數值來衡量轉換器的性能也不錯，但是更實用的量測值是雜訊頻譜密度（noise spectral density），有dBm/Hz或 兩種形式。dBm/Hz這種形式要求輸入阻抗是已知的，後者則不必。這兩種形式可以由已知的取樣率、輸入範圍、SNR（以上由資料表），以及輸入阻抗（用於dBm/Hz的形式）來求得。一旦得出上述兩種形式的其中之一，就可以選出合適的轉換器，能匹配其前端電路的類比性能。這個方法比單純使用解析度來選擇ADC來得更好。
許多使用者也關切轉換器的寄生性能與諧波性能。這些與解析度完全是兩碼子事，但轉換器設計人員往往會調整設計，使得諧波性能降到符合預期的解析度以下。
PSRR
電源拒斥比（Power Supply Rejection Ratio，PSRR）量測由電源耦合到ADC取樣網路，並出現在數位輸出端的信號量。有許多轉換器只有30到50 dB的PSRR──雜訊與電源線上的信號，只有其輸入準位的30到50 dB以下會出現在輸出端。
在正常情況下，在電源接腳上不想要的信號與轉換器的輸入範圍有關。例如，如果電源接腳上的雜訊為 20mV rms，轉換器的輸入範圍為0.7 V rms，則輸入端的雜訊準位為-31 dBFS。如果轉換器的PSRR值為30 dB，那麼雜訊（假設其為相關信號）在輸出的頻譜中會顯示成-61 dBFS的頻譜線。要決定轉換器的電源接腳上，需要做多大的濾波與去耦合，PSRR值是很重要的參數。在所有電源含有高雜訊的環境下（如醫療或工業應用），PSRR值也很重要。
圖 1 電源拒斥比vs.頻率
CMRR
共模拒斥比（Common Mode Rejection Ratio，CMRR）是已知的共模信號中，附帶出差模信號所佔的比例。有很多ADC採用差動輸入，以提供共模信號較高的雜訊抵抗力，因為差動輸入的結構可以很自然拒斥失真產物的偶數階波。
正如的PSRR，電源漣波也會帶出共模信號，並由接地面將高功率的信號帶出，射頻則透過混波器、射頻濾波器，以及應用中的高電場與高磁場處洩漏出來。雖然有許多轉換器並未指出CMRR值，因而必須特別注意檢討這項規格，但其往往具備50到80 dB的優秀CMRR性能。
時脈的相關規格
時脈相關的規格各有各的重要性，但不一定都會被指出來，有時也難以測定。
圖 2 輸入時脈與取樣到的雜訊之間的關係。
輸入迴轉率
時脈輸入迴轉率，是要達到額定性能所需的最低迴轉率。現代轉換器的輸入時脈緩衝器，大都有夠大的增益值，以確保取樣瞬間界定得很清楚。但是，如果輸入迴轉率太慢，慢到取樣瞬間產生高度的不確定性，就會有多餘的雜訊產生。如果該轉換器指定了最低輸入迴轉率，使用者就要做到這個要求，以確保轉換器可達到額定的雜訊性能。
隙孔抖動
隙孔抖動(Aperture Jitter}對ADC來說，就是內部時脈的不確定性。ADC的雜訊性能受限於時脈的抖動，不論是內部時脈或是外部時脈的抖動都有影響。
在典型的技術手冊中，隙孔抖動只用在轉換器。外部時脈的隙孔抖動，還必須以rms的方式考慮，並加總內部時脈的隙孔抖動。對於低頻率的應用，抖動可能不是很重要，但隨著類比頻率增加，由抖動產生的雜訊就會越來越受到注意。若不使用適當的時脈，就會得到比預期要差的性能。
除了時脈抖動會增加雜訊之外，時脈信號中，任何一條非時脈信號本身的諧波，所產生的頻譜線，都會卷積（convolve）到數位化輸出，而且當成輸出失真顯示出來。因此，提供給 ADC的時脈信號，應該儘可能具有最高的頻譜純度。
隙孔延遲
隙孔延遲，是在應用的取樣信號到轉換器之間的時間延遲，就在那一瞬間，實際取樣到輸入信號。現代的轉換器，這個時間大多是奈秒以下，可能是正值、負值，甚至是零。在很多應用中，隙孔延遲並不重要。但是，如果得到精確的取樣時間點很重要的話，則隙孔延遲就很重要。
轉換時間和轉換延遲
轉換時間（conversion time）與轉換延遲（conversion latency）是兩個非常類似的相關規格。轉換時間一般適用於轉換器，如連續趨近轉換器（successive approximation converters，SAR），其中較高速的時脈用於高速處理輸入信號，這個輸入信號出現在輸出的時間遠遠晚於之前的轉換命令，但早於下一個轉換命令。從轉換命令到轉換完成（通常晶片會提供一支信號接腳來指出轉換完成）所花費的時間就稱為轉換時間。
轉換延遲一般是用於管線式轉換器的術語。這個值是量測管線用於產生數位輸出的級數（或是內部數位級數）。這通常是以管線的延遲來表示之。實際轉換時間的計算，應該是以這個數乘以應用中所花費的取樣期間。
喚醒時間(Wake-up Time)
在用電比較嚴苛的應用中，在相對停用週期將晶片斷電，以節約電力的做法並不罕見。雖然這麼做的確可節省相當多的電力，但是當晶片重新開電時，還是需要一段限定時間，才能讓內部參考電壓穩定，以及讓內部時脈恢復到可以使用。在這一段時間內，由晶片所產生的轉換資料將無法符合預期的規格，或者說根本就是壞的。
輸出負載
就像其他數位輸出的晶片一樣，ADC規格也包括輸出驅動能力，特別是CMOS輸出的晶片。雖然這項規格對於可靠度來說是很重要的，但是這項能力往往沒有受到充分的運用，使得性能並未最佳化。
在所有高性能的應用中，不但讓輸出負載最小化很重要，確保該晶片已正確去耦合與佈線最佳化也很重要，這才能使電源接腳上的電壓降最少。為了避開部份問題，很多轉換器提供LVDS輸出。由於 LVDS是對稱式的輸出裝置，切換電流可以降低，使整體性能得以提高。如果可行的話，應採用 LVDS輸出，確保最佳的性能。
未指明的準則
有一項未指明卻又極為重要的項目，是ADC的佈局。幾乎沒有什麼規格會指出這一點，但是這會顯著影響轉換器的性能。例如，如果某應用沒有包括足夠的去耦合電容，則實作上會產生多餘的電源雜訊。由於PSRR的性能有限，電源雜訊就會耦合到類比輸入，搞砸ADC的數位輸出頻譜，如下圖所示。
圖4a 加了足夠電容後的性能 圖4b 只加了有限的電容後的性能
Brad Brannon是ADI高速轉換器事業群的系統應用工程師
在選擇轉換器時，工程師常常只是粗略的看看位元數、信號雜訊比（SNR）或諧波就下手挑選了。儘管這些規格是很重要，但是其他規格也不可偏廢。
規格
解析度
最為人所誤解的轉換器規格，大概就是解析度（resolution）了，解析度與元件的輸出位元數有關，但與性能無關。限制實際SNR表現的議題包括熱雜訊、時脈抖動、DNL誤差…等等，對高性能、高解析度轉換器來說特別真切。
有些技術手冊會列出用實際SNR量測，所得到的有效位元數（Effective Number of Bits，ENOB），以計算出用來代表轉換器效益的位元數。雖然用這個數值來衡量轉換器的性能也不錯，但是更實用的量測值是雜訊頻譜密度（noise spectral density），有dBm/Hz或 兩種形式。dBm/Hz這種形式要求輸入阻抗是已知的，後者則不必。這兩種形式可以由已知的取樣率、輸入範圍、SNR（以上由資料表），以及輸入阻抗（用於dBm/Hz的形式）來求得。一旦得出上述兩種形式的其中之一，就可以選出合適的轉換器，能匹配其前端電路的類比性能。這個方法比單純使用解析度來選擇ADC來得更好。
許多使用者也關切轉換器的寄生性能與諧波性能。這些與解析度完全是兩碼子事，但轉換器設計人員往往會調整設計，使得諧波性能降到符合預期的解析度以下。
PSRR
電源拒斥比（Power Supply Rejection Ratio，PSRR）量測由電源耦合到ADC取樣網路，並出現在數位輸出端的信號量。有許多轉換器只有30到50 dB的PSRR──雜訊與電源線上的信號，只有其輸入準位的30到50 dB以下會出現在輸出端。
在正常情況下，在電源接腳上不想要的信號與轉換器的輸入範圍有關。例如，如果電源接腳上的雜訊為 20mV rms，轉換器的輸入範圍為0.7 V rms，則輸入端的雜訊準位為-31 dBFS。如果轉換器的PSRR值為30 dB，那麼雜訊（假設其為相關信號）在輸出的頻譜中會顯示成-61 dBFS的頻譜線。要決定轉換器的電源接腳上，需要做多大的濾波與去耦合，PSRR值是很重要的參數。在所有電源含有高雜訊的環境下（如醫療或工業應用），PSRR值也很重要。
圖 1 電源拒斥比vs.頻率
CMRR
共模拒斥比（Common Mode Rejection Ratio，CMRR）是已知的共模信號中，附帶出差模信號所佔的比例。有很多ADC採用差動輸入，以提供共模信號較高的雜訊抵抗力，因為差動輸入的結構可以很自然拒斥失真產物的偶數階波。
正如的PSRR，電源漣波也會帶出共模信號，並由接地面將高功率的信號帶出，射頻則透過混波器、射頻濾波器，以及應用中的高電場與高磁場處洩漏出來。雖然有許多轉換器並未指出CMRR值，因而必須特別注意檢討這項規格，但其往往具備50到80 dB的優秀CMRR性能。
時脈的相關規格
時脈相關的規格各有各的重要性，但不一定都會被指出來，有時也難以測定。
圖 2 輸入時脈與取樣到的雜訊之間的關係。
輸入迴轉率
時脈輸入迴轉率，是要達到額定性能所需的最低迴轉率。現代轉換器的輸入時脈緩衝器，大都有夠大的增益值，以確保取樣瞬間界定得很清楚。但是，如果輸入迴轉率太慢，慢到取樣瞬間產生高度的不確定性，就會有多餘的雜訊產生。如果該轉換器指定了最低輸入迴轉率，使用者就要做到這個要求，以確保轉換器可達到額定的雜訊性能。
隙孔抖動
隙孔抖動(Aperture Jitter}對ADC來說，就是內部時脈的不確定性。ADC的雜訊性能受限於時脈的抖動，不論是內部時脈或是外部時脈的抖動都有影響。
在典型的技術手冊中，隙孔抖動只用在轉換器。外部時脈的隙孔抖動，還必須以rms的方式考慮，並加總內部時脈的隙孔抖動。對於低頻率的應用，抖動可能不是很重要，但隨著類比頻率增加，由抖動產生的雜訊就會越來越受到注意。若不使用適當的時脈，就會得到比預期要差的性能。
除了時脈抖動會增加雜訊之外，時脈信號中，任何一條非時脈信號本身的諧波，所產生的頻譜線，都會卷積（convolve）到數位化輸出，而且當成輸出失真顯示出來。因此，提供給 ADC的時脈信號，應該儘可能具有最高的頻譜純度。
隙孔延遲
隙孔延遲，是在應用的取樣信號到轉換器之間的時間延遲，就在那一瞬間，實際取樣到輸入信號。現代的轉換器，這個時間大多是奈秒以下，可能是正值、負值，甚至是零。在很多應用中，隙孔延遲並不重要。但是，如果得到精確的取樣時間點很重要的話，則隙孔延遲就很重要。
轉換時間和轉換延遲
轉換時間（conversion time）與轉換延遲（conversion latency）是兩個非常類似的相關規格。轉換時間一般適用於轉換器，如連續趨近轉換器（successive approximation converters，SAR），其中較高速的時脈用於高速處理輸入信號，這個輸入信號出現在輸出的時間遠遠晚於之前的轉換命令，但早於下一個轉換命令。從轉換命令到轉換完成（通常晶片會提供一支信號接腳來指出轉換完成）所花費的時間就稱為轉換時間。
轉換延遲一般是用於管線式轉換器的術語。這個值是量測管線用於產生數位輸出的級數（或是內部數位級數）。這通常是以管線的延遲來表示之。實際轉換時間的計算，應該是以這個數乘以應用中所花費的取樣期間。
喚醒時間(Wake-up Time)
在用電比較嚴苛的應用中，在相對停用週期將晶片斷電，以節約電力的做法並不罕見。雖然這麼做的確可節省相當多的電力，但是當晶片重新開電時，還是需要一段限定時間，才能讓內部參考電壓穩定，以及讓內部時脈恢復到可以使用。在這一段時間內，由晶片所產生的轉換資料將無法符合預期的規格，或者說根本就是壞的。
輸出負載
就像其他數位輸出的晶片一樣，ADC規格也包括輸出驅動能力，特別是CMOS輸出的晶片。雖然這項規格對於可靠度來說是很重要的，但是這項能力往往沒有受到充分的運用，使得性能並未最佳化。
在所有高性能的應用中，不但讓輸出負載最小化很重要，確保該晶片已正確去耦合與佈線最佳化也很重要，這才能使電源接腳上的電壓降最少。為了避開部份問題，很多轉換器提供LVDS輸出。由於 LVDS是對稱式的輸出裝置，切換電流可以降低，使整體性能得以提高。如果可行的話，應採用 LVDS輸出，確保最佳的性能。
未指明的準則
有一項未指明卻又極為重要的項目，是ADC的佈局。幾乎沒有什麼規格會指出這一點，但是這會顯著影響轉換器的性能。例如，如果某應用沒有包括足夠的去耦合電容，則實作上會產生多餘的電源雜訊。由於PSRR的性能有限，電源雜訊就會耦合到類比輸入，搞砸ADC的數位輸出頻譜，如下圖所示。
圖4a 加了足夠電容後的性能 圖4b 只加了有限的電容後的性能
Brad Brannon是ADI高速轉換器事業群的系統應用工程師
