德州儀器 (TI) 今天宣佈，美國麻省理工學院 (MIT) 的研究人員將在國際固態電路會議 (ISSCC) 上展出利用TI先進65奈米CMOS製程生產的超低耗電256kb SRAM測試晶片。這顆SRAM晶片是專為需要高效能和低耗電的電池操作型產品所設計，不但操作電壓低於業界所有其它產品， TI同時還考慮將它應用在SmartReflex™電源管理技術以延長行動產品的電池壽命。
相較於其它0.6V的6T元件，這顆0.4V的次臨界 (sub-threshold) 256kb SRAM晶片可將漏電功耗減少2.25倍。它所採用的65奈米製程還能大幅縮小電路結構，使每個位元晶胞 (bitcell) 只有10顆電晶體，元件也僅需400mV就能正常操作。
麻省理工學院表示，超低耗電操作對於新出現的各種商業和軍事應用極為重要。該校研究生已在美國國防部高等研究計劃署 (DARPA) 和TI贊助下，利用65奈米CMOS製程開發出操作電壓低於400mV的超低電壓邏輯和記憶體電路。這種超低電壓操作能力不但是將運算過程耗電量減至最少的重要關鍵，還能用來實作超動態電壓調整功能 (Ultra-Dynamic Voltage Scaling，U-DVS)。這種超低耗電技術的目標是將電力消耗減少一個數量級，同時讓系統效能所受的影響減至最少。
麻省理工學院的次臨界電路小組
TI與麻省理工學院在雙方達成多年合作協議的基礎下，同時在美國國防部高等研究計劃署的部份資金贊助下開發SRAM晶片。在它之上還有另一個更宏偉的目標：針對電池操作型產品開發超低耗電的邏輯元件和記憶體。這項合作計劃的重點是將電壓降至次臨界水準以節省寶貴電力並滿足超低耗電和高效能的要求，另外它還將開發記憶體模組以及邏輯元件和交換式電源供應等其它產品。
麻省理工學院的研究工作包括特定系統的最佳能源點 (optimal energy point) 分析、次臨界電路的能源特性模型建立以及電路類型與架構的開發。這些研究將著重在能源效率重要性超越傳統速度考量的新應用為主。
擴大SmartReflex技術
TI與麻省理工學院是以TI先進65奈米製程為基礎合作開發這顆SRAM晶片，它將多種技術整合在一起以解決業界最關注的降低耗電問題。多媒體和其它先進功能的龐大處理需求使得降低耗電和管理散熱變得極為重要，而這種情形在無線應用中特別明顯。TI的解決方案為SmartReflex™動態耗電管理，此方案可以根據使用者的效能需求自動調整電源供應的電壓值並協助控制耗電量。
SmartReflex技術藉由監測電路速度來動態調整電壓，以便在不影響系統整體效能的情形下精確滿足實際運算需求。這能確保各種操作頻率的耗電量降至最低，進而延長電池壽命和減少元件產生的熱量。將256kb SRAM晶片的操作電壓降至次臨界水準可進一步展現和擴大SmartReflex技術的能力。
TI表示，對於能夠參與麻省理工學院的世界水準研究並共同開發超低耗電設計技術感到驕傲，這種技術對於未來的行動系統單晶片產品非常重要。TI將應用這些技術於未來的行動系統單晶片設計中以增強TI開發無線娛樂、通訊和連結等創新功能的能力，同時提供品質更高和操作時間更長的行動產品使用經驗。
關於TI的65奈米製程
TI先進65奈米製程技術已於去年12月通過認證並開始量產，此先進製程在不需增加耗電的情形下，就能在更小的空間內提供更強大的處理效能予以先進應用。TI已在65奈米製程技術的量產取得領先，並將在無線通訊等目標市場上量產供應65奈米產品。
TI於2004年初首度公佈這項製程技術，隨後又於2005年3月推出業界首款65奈米的無線數位基頻處理器樣品元件。這種製程技術的電晶體密度比90奈米製程增加一倍，使得同樣設計的晶片面積縮小一半，電晶體效能則提高四成。TI的65奈米製程不但減少閒置電晶體的漏電現象，還能將數億顆支援類比和數位功能的電晶體整合到系統單晶片設計。
關於德州儀器
德州儀器（TI）提供創新的DSP和類比技術，來滿足客戶對真實世界信號處理的需求。除了半導體業務外，TI的業務還包括感應與控制、教育與生產力解決方案。總部位於美國德州達拉斯，在25個國家設有製造或銷售據點。有關TI更進一步的資訊請由以下網址查詢：http://www.ti.com.tw
相較於其它0.6V的6T元件，這顆0.4V的次臨界 (sub-threshold) 256kb SRAM晶片可將漏電功耗減少2.25倍。它所採用的65奈米製程還能大幅縮小電路結構，使每個位元晶胞 (bitcell) 只有10顆電晶體，元件也僅需400mV就能正常操作。
麻省理工學院表示，超低耗電操作對於新出現的各種商業和軍事應用極為重要。該校研究生已在美國國防部高等研究計劃署 (DARPA) 和TI贊助下，利用65奈米CMOS製程開發出操作電壓低於400mV的超低電壓邏輯和記憶體電路。這種超低電壓操作能力不但是將運算過程耗電量減至最少的重要關鍵，還能用來實作超動態電壓調整功能 (Ultra-Dynamic Voltage Scaling，U-DVS)。這種超低耗電技術的目標是將電力消耗減少一個數量級，同時讓系統效能所受的影響減至最少。
麻省理工學院的次臨界電路小組
TI與麻省理工學院在雙方達成多年合作協議的基礎下，同時在美國國防部高等研究計劃署的部份資金贊助下開發SRAM晶片。在它之上還有另一個更宏偉的目標：針對電池操作型產品開發超低耗電的邏輯元件和記憶體。這項合作計劃的重點是將電壓降至次臨界水準以節省寶貴電力並滿足超低耗電和高效能的要求，另外它還將開發記憶體模組以及邏輯元件和交換式電源供應等其它產品。
麻省理工學院的研究工作包括特定系統的最佳能源點 (optimal energy point) 分析、次臨界電路的能源特性模型建立以及電路類型與架構的開發。這些研究將著重在能源效率重要性超越傳統速度考量的新應用為主。
擴大SmartReflex技術
TI與麻省理工學院是以TI先進65奈米製程為基礎合作開發這顆SRAM晶片，它將多種技術整合在一起以解決業界最關注的降低耗電問題。多媒體和其它先進功能的龐大處理需求使得降低耗電和管理散熱變得極為重要，而這種情形在無線應用中特別明顯。TI的解決方案為SmartReflex™動態耗電管理，此方案可以根據使用者的效能需求自動調整電源供應的電壓值並協助控制耗電量。
SmartReflex技術藉由監測電路速度來動態調整電壓，以便在不影響系統整體效能的情形下精確滿足實際運算需求。這能確保各種操作頻率的耗電量降至最低，進而延長電池壽命和減少元件產生的熱量。將256kb SRAM晶片的操作電壓降至次臨界水準可進一步展現和擴大SmartReflex技術的能力。
TI表示，對於能夠參與麻省理工學院的世界水準研究並共同開發超低耗電設計技術感到驕傲，這種技術對於未來的行動系統單晶片產品非常重要。TI將應用這些技術於未來的行動系統單晶片設計中以增強TI開發無線娛樂、通訊和連結等創新功能的能力，同時提供品質更高和操作時間更長的行動產品使用經驗。
關於TI的65奈米製程
TI先進65奈米製程技術已於去年12月通過認證並開始量產，此先進製程在不需增加耗電的情形下，就能在更小的空間內提供更強大的處理效能予以先進應用。TI已在65奈米製程技術的量產取得領先，並將在無線通訊等目標市場上量產供應65奈米產品。
TI於2004年初首度公佈這項製程技術，隨後又於2005年3月推出業界首款65奈米的無線數位基頻處理器樣品元件。這種製程技術的電晶體密度比90奈米製程增加一倍，使得同樣設計的晶片面積縮小一半，電晶體效能則提高四成。TI的65奈米製程不但減少閒置電晶體的漏電現象，還能將數億顆支援類比和數位功能的電晶體整合到系統單晶片設計。
關於德州儀器
德州儀器（TI）提供創新的DSP和類比技術，來滿足客戶對真實世界信號處理的需求。除了半導體業務外，TI的業務還包括感應與控制、教育與生產力解決方案。總部位於美國德州達拉斯，在25個國家設有製造或銷售據點。有關TI更進一步的資訊請由以下網址查詢：http://www.ti.com.tw
