放大器偏移失衡?

本文作者:admin       點擊: 2011-01-28 00:00
前言:
你是否曾經花費許多時間選擇電路適合的運算放大器,只為了瞭解偏移電壓在製造商的基準測試輸入下是否有誤? 事實上,偏移電壓 (offset voltage) 比應用電路的規格高出 10 倍! 這時應該怎麼處理? 是要將晶片送交失效分析?或者不理會晶片並且重新選擇可用的放大器? 筆者會建議設計人員再次查看放大器的規則,嘗試找出偏移誤差的原因。

如果設計人員使用放大器做為轉阻抗放大器 (transimpedance amplifier) 、類比濾波器 (analog filter) 、取樣/保持電路 (sample/hold circuit) 、積分器 (integrator) 、電容轉能器 (capacitance transducer) 或放大器周圍有高阻抗元件的任何電路之中主要的元件,可能會發現放大器的輸入偏壓電流會透過電路中的電阻造成偏移電壓誤差。

對於雙極放大器而言,「輸入偏壓電流」一直是偏移誤差的成因。雙極放大器的輸入偏壓電流與 npn 或 pnp 電晶體在放大器輸入下的基底電流相同。雙極放大器的輸入偏壓電流強度從低功耗裝置的數毫微安 (nano ampere) 到 25°C 下高功耗裝置的數百毫微安不等。

對於 JFET 或 CMOS 輸入放大器而言,「輸入偏壓電流」並不具意義。在這些類型的放大器中,從放大器輸入接腳汲入或流入的電流實際上是輸入 ESD 單元的漏損電流 (圖 1)。更準確來說,此電流誤差是輸入漏損電流。JFET 或 CMOS 放大器的漏損電流強度在 25°C 下是落在微微安培以下的範圍,此規格與共模電壓及放大器功率級無關。幾乎所有的放大器都有 ESD 單元可避免 ESD 狀況,不過不應有 ESD 漏損電流雙極放大器的問題。輸入偏壓電流無法承受 ESD 單元的微微安培漏損電流。
 

圖 1. 輸入偏壓或漏損電流造成 RF 的電壓降幅。
CMOS 或 JFET 放大器較適用於此電路。

輸入偏壓電流及輸入漏損電流會隨著溫度變化而改變,不過,根據運算放大器設計的情況,雙極輸入偏壓電流會相當穩定。JFET 及 CMOS 輸入放大器則是不同的情形,由於漏損電流來自逆向偏壓 ESD 二極體,因此漏損電流會每 10°C 增加兩倍。

為了確保 JFET 及 CMOS 放大器的輸入漏損電流不增加,必須瞭解印刷電路板對於微微安培電流所造成的影響。例如,少量灰塵、油或水分子會造成漏損電流增加,而形成輸入偏壓電流。指紋沾染或防靜電處理的化學品也會影響電路的漏損電流強度。這些現象都將影響準備出貨給客戶的電路,而且灰塵、油或水也會隨著時間累積而造成影響。好消息是,只要加以注意,就能製作符合 1 pA 效能規格的電路板。

最能夠完全降低或大幅降低輸入偏壓電流或漏損電流影響的方法是檢查電路配置。檢查電路時,建議設計人員注意各個節點的電壓特性,並確實瞭解電路中所有電流路徑的影響。

參考資料

如需此次及其他運算放大器狀況的詳細資訊,請參見網頁:www.ti.com/amplifiersandlinear-ca。

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11