日前FPGA(可編程邏輯閘陣列)領導廠商Altera在新竹舉辦年度科技盛會2007 SOPC World，該公司技術開發副總裁Mojy Chian與親密戰友TSMC台積電研發資深處長米玉傑博士連袂在記者會上提出對雙方如何合作共創雙贏的成功秘笈。
id=5014173&emailUrl=http%3A%2F%2Ftw.video.yahoo.com%2Futil%2Fmail%3Fei%3DUTF-8%26vid%3D1467963%26fr%3D&imUrl=http%25253A%25252F%25252Ftw.video.yahoo.com%25252Fvideo%25252Fplay%25253Fei%25253DUTF-8%252526vid%25253D1467963&imTitle=Altera%2525E8%2525A6%2525AA%2525E5%2525AF%252586%2525E6%25258A%252580%2525E8%2525A1%252593%2525E5%2525A4%2525A5%2525E4%2525BC%2525B4---TSMC%252B%2525E5%2525B0%25258D45%2525E5%2525A5%252588%2525E7%2525B1%2525B3%2525E8%2525A3%2525BD%2525E7%2525A8%25258B%2525E6%25258A%252580%2525E8%2525A1%252593%2525E7%25259A%252584%2525E7%252599%2525BC%2525E5%2525B1%252595%2525E8%252597%25258D%2525E5%25259C%252596%25255BBy%252BCTOV%
CTOV內容簡介:台積電米玉傑處長在2007 SOPC World記者會中的專題演講,詳細說明台積電在45奈米先進製程的發展藍圖.
Dr.Mojy Chian在以”Altera與TSMC之間的機會、挑戰與新合作模式”的演講中提到，現今製程技術微縮化使相同面積的晶圓密度提高二倍，每年每個電晶體的成本卻下降25%-30%，同時耗電量更低，速度更快。不過，價值要求卻有所轉移。在2000年時以電信為主流時代，客戶要求最高的是效能、功率，其次才是成本;但到今天轉變成消費性電子時代，客戶重視的首為成本，其次才是功率與效能。
Chian指出，45nm(奈米)製程技術已成主要的技術節點，它將電晶體層效能提升40%以上，讓客戶所用的元件得以兼具高速與低功率；45nm超過65nm的好處比65nm勝於90nm的好處還要多。
即使先進製程好處多多，但已高築IC研發的門檻。45nm更高的開發成本與複雜度都帶給業界更大的挑戰。在成本上，從節點n到節點n+1的晶片研發成本以及光罩成本都至少增加一半。以45nm為例，光罩成本超過300萬美元；另一方面，製程端與設計端的依存度也更高了。
在挑戰加劇的時代，Chian認為邁向成功有三項參數：一是選擇對的夥伴;二是”first silicon to production”的設計方法論;三是協同設計與製程開發。他表示，選擇TSMC是基於TSMC是研發、量產與品質的領導廠商，有協同合作的文化，更重要的是TSMC就像是Altera內部的晶圓廠一樣。
Chian特別提到，Altera為了確保第一顆晶片便成功量產，乃在台積電內透過測試晶片進行多道反覆驗證模擬程序。其目標旨在降低產品在製程與電路設計中不確定性的風險;驗證創新製程的改良與電路設計技巧;使效能與可製造性達到最理想的平衡點。目前，Altera已有45nm專用的測試晶片。合作關係始於2005年的雙方研發團隊是由12位精英組成，各有明確的工作任務與目標，因此能在及時上市、效能、可製造性與成本等關鍵要素上達到最佳化。
台積電米處長則提到該公司正加速發展邏輯/SoC技術，預計在2008年包括邏輯、混合信號與RF以及eDRAM等都將導入45nm；到2010年將全面進入32nm；到2011年底邏輯可望導入22nm。目前台積電在45nm的進展順利，內含超過2億顆電晶體的32Mb SRAM已取得高良率，並且已經提供第一批silicon shuttle晶片，亦達成eDRAM與RF SoC等成績。值得一提的是，台積電針對45nm採用的浸沒式微影術擁有超過25項專利。
米處長強調傳統IC設計公司與晶圓廠之間是隔離的模式，但他們與Altera之間建立的是新的整合型模式：由該公司提供最具競爭力的晶片與封裝技術藍圖和平台，雙方協同合作相互貢獻所長。堪謂達到雙贏的業界典範。
CTOV內容簡介:台積電米玉傑處長在2007 SOPC World記者會中的專題演講,詳細說明台積電在45奈米先進製程的發展藍圖.
Dr.Mojy Chian在以”Altera與TSMC之間的機會、挑戰與新合作模式”的演講中提到，現今製程技術微縮化使相同面積的晶圓密度提高二倍，每年每個電晶體的成本卻下降25%-30%，同時耗電量更低，速度更快。不過，價值要求卻有所轉移。在2000年時以電信為主流時代，客戶要求最高的是效能、功率，其次才是成本;但到今天轉變成消費性電子時代，客戶重視的首為成本，其次才是功率與效能。
Chian指出，45nm(奈米)製程技術已成主要的技術節點，它將電晶體層效能提升40%以上，讓客戶所用的元件得以兼具高速與低功率；45nm超過65nm的好處比65nm勝於90nm的好處還要多。
即使先進製程好處多多，但已高築IC研發的門檻。45nm更高的開發成本與複雜度都帶給業界更大的挑戰。在成本上，從節點n到節點n+1的晶片研發成本以及光罩成本都至少增加一半。以45nm為例，光罩成本超過300萬美元；另一方面，製程端與設計端的依存度也更高了。
在挑戰加劇的時代，Chian認為邁向成功有三項參數：一是選擇對的夥伴;二是”first silicon to production”的設計方法論;三是協同設計與製程開發。他表示，選擇TSMC是基於TSMC是研發、量產與品質的領導廠商，有協同合作的文化，更重要的是TSMC就像是Altera內部的晶圓廠一樣。
Chian特別提到，Altera為了確保第一顆晶片便成功量產，乃在台積電內透過測試晶片進行多道反覆驗證模擬程序。其目標旨在降低產品在製程與電路設計中不確定性的風險;驗證創新製程的改良與電路設計技巧;使效能與可製造性達到最理想的平衡點。目前，Altera已有45nm專用的測試晶片。合作關係始於2005年的雙方研發團隊是由12位精英組成，各有明確的工作任務與目標，因此能在及時上市、效能、可製造性與成本等關鍵要素上達到最佳化。
台積電米處長則提到該公司正加速發展邏輯/SoC技術，預計在2008年包括邏輯、混合信號與RF以及eDRAM等都將導入45nm；到2010年將全面進入32nm；到2011年底邏輯可望導入22nm。目前台積電在45nm的進展順利，內含超過2億顆電晶體的32Mb SRAM已取得高良率，並且已經提供第一批silicon shuttle晶片，亦達成eDRAM與RF SoC等成績。值得一提的是，台積電針對45nm採用的浸沒式微影術擁有超過25項專利。
米處長強調傳統IC設計公司與晶圓廠之間是隔離的模式，但他們與Altera之間建立的是新的整合型模式：由該公司提供最具競爭力的晶片與封裝技術藍圖和平台，雙方協同合作相互貢獻所長。堪謂達到雙贏的業界典範。
