Actel發表新版Libero IDE V8.6持續在低功耗設計與分析保持領先

本文作者:admin       點擊: 2009-08-12 00:00
前言:
愛特公司(Actel Corporation)發表新版Actel Libero®整合設計環境(IDE) v8.6,持續在低功耗設計保持領先地位。此最新版的Libero IDE可提供設計人員多項新特性,包括採用SmartPower工具和後佈局探針插入(post-layout probe insertion)以進行裝置除錯的功率分析升級功能。SmartPower v8.6包括一新的設計分析演算法,即使不用傳統的數值變化轉儲(VCD)檔案,也可作為快速且正確執行功率分析之方法。此外,新的I/O Advisor可找出並提供一I/O建議配置,以獲得最低功耗並同時符合時脈限制。為進行更有效的設計和除錯,新的後佈局探針插入特性可允許設計人員將訊號帶到封裝接腳之外,來進行觀察,而無需在設計RTL內加入檢測描述並完成整個合成流程。

愛特公司軟體與系統工程副總裁Jim Davis表示:「功率消耗是現在許多市場與應用中最關鍵的設計考量,重要性遠甚於效能和成本。運用8.6新版中的新增特性,愛特公司強化了此一業界領先解決方案的功率最佳化與分析功能,同時藉由簡單好用的探針插入和訊號可觀測性,提升了設計週期效率。」

Libero 8.6 IDE詳細說明

在SmartPower工具中,新的無向量功率估算可在更短時間內,提供與利用VCD檔案模擬準確度相近的功耗計算結果。在缺少模擬數據的情況下,與傳統觸發率(toggle rate)方法相比,此特性可提供更佳的活動估算。

同時,在SmartPower中,I/O Advisor可進行設計分析,並提供輸出負載、驅動強度、迴轉率(slew rate)的其他建議,可用來進一步降低I/O功率消耗。現有設計案例以及建議方案的功耗數據都會回報,因此能夠方便設計人員查明建議方案對功率的影響。設計人員可以用模擬假設(what-if)的測試方法,透過更改迴轉率、驅動強度、與輸出負載的數值,來瞭解功率和時脈間的最佳平衡情況。
 
在設計除錯方面,探針點插入特性能讓設計人員在佈局後,再於設計中插入探針,並將訊號帶到封裝接腳之外,以進行分析。設計中的特定網格(net)或時脈都能新增、編輯、或刪除探針。此檢視訊號的即時功能,可大幅提升設計人員找到邏輯或時脈問題的能力。在評估之後,設計人員能輕鬆將其回復到原來的設計。傳統的除錯方法需要設計人員在設計RTL中實例化(instantiate)邏輯和探針,然後完成設計的合成與佈局流程,這會顯著增加除錯時間,並延緩產品的上市時程。

價格與供貨

Libero IDE可直接從愛特公司網站下載並安裝。支援Windows XP或Vista的Actel Libero IDE金(Gold) 版可免費取得。而支援Windows 和Linux 平台的Actel Libero IDE 8.6白金(Platinum)版售價為2,495美元。所有版本都是以一年期可續約授權方式供應。

若欲得知更多有關Libero IDE的訊息,請造訪網站:http://www.actel.com/products/software/libero/default.aspx

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11