安捷倫發表首款適用於信號完整性設計EDA解決方案的收發器程式庫

本文作者:admin       點擊: 2008-02-19 00:00
前言:

安捷倫科技(Agilent Technologies Inc.)宣佈與Altera Corp.聯手開發,專為搭配安捷倫ADS先進設計系統EDA軟體使用的首款收發器模型程式庫已經正式上市;Altera Corp.是專門供應以收發器為基礎的場式可程式閘陣列(FPGA)的領導廠商。對multi-GHz印刷電路板和背板的信號完整性設計與分析來說,這款multi-gigabit(數十億位元)收發器程式庫在減少開發成本及提高生產力上皆勝過傳統的類比模擬方法。

安捷倫EEsof EDA部門產品行銷經理Joe Civello表示:「信號完整性設計師以往在模擬multi-gigabit收發器的效能時只有一個費時的選擇:挑戰為低頻分析而設計的模擬器的極限。如今有了新的Stratix II GX FPGA收發器程式庫,我們雙方的客戶便可利用最先進的模擬技術,更快且更準確地完成高速串列鏈路設計。」

Altera Corp.產品行銷處負責高階產品的資深處長David Greenfield指出:「客戶依賴我們的FPGA來提供高效能、低功率、具備同類產品最佳信號完整性的整合式multi-gigabit收發器。我們與安捷倫合作開發的Stratix II GX Model Library,可讓設計師搭配使用安捷倫ADS先進設計系統及運用各種萃取或量測通道模型,準確又快速地執行收發器信號完整性的類比模擬。」

Stratix II GX Model Library可供Altera未來的客戶使用。如欲索取模型程式庫,請與當地的Altera銷售代表或經銷商聯絡,或寫信到s2gx_models@altera.com。有關Altera的Stratix II GX FPGA的詳細資訊,請造訪www.altera.com/stratix2gx網站。

ADS先進設計系統是一領先業界的高頻、高速電子設計自動化軟體平台。此軟體的最新版本包含了新的信號完整性功能,例如加入串列器/解串列器 (SERDES)/Verilog類比混合信號協同模擬,為串列鏈路提供一個更完整的信號完整性設計流程。

有關安捷倫信號完整性設計解決方案的更詳細資訊,請造訪www.agilent.com/find/signal-integrity網站。

 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11