Tensilica公司推出第七代Xtensa®可配置處理器，Xtensa LX2與Xtensa 7核心。兩款處理器都搭載多項架構改良設計，也是首款內建即時錯誤校正碼(ECC)的可配置可授權系列核心，這些特性對於儲存、網路、汽車、以及交易處理應用而言是相當重要的設計，因為這類產品非常注重資料完整性與錯誤回復功能。Tensilica的新世代處理器進一步鞏固Tensilica在處理器技術上的領導優勢，仍是市面上最低的功耗、最高效能的可授權核心。此二款處理器現已開始供貨。
Tensilica公司總裁暨執行長Chris Rowen表示：「我們持續進行多項架構上的改良，將我們Xtensa 7的領先優勢延續到Xtensa LX2可配置、可延伸的處理器上。Tensilica提供更多的組態選項，以及一套更加自動化的流程，產生硬體RTL與匹配的軟體工具鏈，性能超越業界所有其他方案。」
最低的功耗、最高的效能
Xtensa 7與Xtensa LX2處理器核心使用共同的Xtensa基本指令集架構，相較於傳統固定架構的核心，能為業界帶來最低的功耗與最高的效能。由於兩款核心都完全可調整設定，因此研發業者可利用Tensilica專利的自動化處理器產生器，在基礎處理器中加入特定應用的指令。在比較其他廠商的處理器核心方案時，應比較同等級的處理器組態。例如，小型組態的Xtensa 7核心沒有快取記憶體也沒有研發業者自訂的延伸指令，功能大約與ARM 7TDMI-s核心相近，但具備更優異的效能與低功耗特性。
高效能版本的Xtensa LX2處理器使用的晶粒空間與功耗還不到同等級ARM 1136J-S的一半: 註: 該處理器並非基本款的Xtensa LX2處理器。此版本Xtensa LX2為高效能的通用型CPU。
功耗降低30%
Xtensa 7與Xtensa LX2處理器的多項改良設計，讓此二款處理器的整個核心加上記憶體的耗電量能降低30%，其中包括:
• 改良組態選擇，讓系統能針對系統記憶體介面、區域資料記憶體介面、以及指令記憶體介面單獨選擇通道寬度
• 減少資料記憶體的執行猜測，讓資料快取能密切配合區域資料記憶體，在更長的時間維持關閉狀態
• 選用式的加寬指令擷取緩衝區，能降低指令記憶體週期(以及這些指令擷取週期的耗電量)，幅度達75%，實際幅度視程式碼而定
此外，Tensilica也設計多種降低功耗模式，其中包括關閉外部追蹤埠控制與晶片內部除錯模組的電源，以降低整體系統功耗。
新型ECC 選項
Tensilica 推出兩種偵測與/或校正記憶體創新的方案，隨著矽元件製程尺寸持續縮小，這方面的問題也日趨嚴重。Tensilica的可配置Xtensa處理器，讓研發業者能選擇同位元或ECC保護機制，設定在所有區域(緊密耦合)記憶體。系統可在快取資料陣列、快取標籤陣列、或區域記憶體(指令與/或資料記憶體)中偵測到同位元產生的異常狀況。ECC會偵測與校正單位元錯誤，以及偵測到雙位元的錯誤。Tensilica推出第一款可授權的處理器架構，內建即時ECC功能。錯誤偵測功能，在支援關鍵任務的儲存與網路系統中扮演非常重要的角色，這類產品需要極高的可靠度與精準度。這類功能在汽車系統中也相當重要，讓產品能符合各種不容出錯的汽車安全標準。
Rowen表示：「隨著處理器尺寸持續縮小，加上更低的單元電容以及更低的電壓，導致軟性的記憶體錯誤不斷增加。因此，處理器必須能偵測與校正各種軟對性記憶體錯誤。Tensilica便是基於這些需求才會針對新世代Xtensa核心推出內建式即時ECC選用方案。 」
還有哪些新功能?
Tensilica 在Xtensa 7與Xtensa LX2處理器核心中加入許多新功能，其中包括:
1) 為處理器介面(PIF)增加研發人員的選擇方案，包括緩衝區的控制(更小)機制，針對SoC中非攸關效能的通道進行微調以及降低功耗
2) 增加選項來調整一個寬型介面，成為高速的區域指令與資料記憶體，並提供一個窄型系統介面來連結系統匯流排。其不僅為區域記憶體提供高速的頻寬，而且還能降低系統介面與匯流排的複雜度、空間、以及功耗
3) 針對TIE (Tensilica Instruction Extension) 語言改良的基礎架構，更有效率地處理多重TIE檔案，讓大型開發團隊與企業能共用事先建構的TIE模組
Tensilica 亦新增多項僅提供於Xtensa LX2處理器的各種先進功能技術:
1) 新型TIE Lookup 連結埠功能，讓業者能建構除了區域指令與資料記憶體以外的新記憶體介面。連結至這些由設計者自訂TIE Lookup連結埠的記憶體，能透過處理器資料通道直接讀寫，不必用到載入與儲存指令。影片系統的研發業者可使用TIE Lookup 埠來連結區域緩衝區，這類緩衝區裡面儲存的影片畫面資料，是由外部硬體填寫/重新填寫至處理器資料通道，且不需使用到耗電量極大的DMA(直接記憶體存取)管道。網路產品研發業者可運用 TIE Lookup 埠來連結大型查表，處理器也能快速存取這個查表
2) 選用的連結組件採用完全交錯設計，讓兩個單埠(banked)區域資料RAM能連結至含有兩個載入/儲存連結埠的Xtensa LX2處理器核心。透過這種方式，只要是對向的bank，處理器每個週期就能執行兩個載入/儲存程序。在使用Xtensa LX2作為XY型態的DSP架構，並使用兩個載入/儲存埠時，這種作法能大幅簡化系統的設計。
3) 記憶體管理單元 (MMU) 支援所有組態，包括使用7階管線與Tensilica專利型FLIX™(彈性長度指令延伸集)技術，能支援多重指令發送的高效能CPU。在執行Linux作業系統時需使用MMU，Tensilica的專利型MontaVista就提供MMU。支援MMU的Xtensa LX2處理器核心搭配FLIX，對於執行複雜通訊協定堆疊的高效能網路系統，以及各種行動與掌上型產品而言，是絕佳的選擇(註:MMU是Xtensa 7的選購方案)
新款Xtensa 7 處理器
此款第七代Xtensa可配置處理器針對各種低功耗應用進行最佳化，並適合控制與DSP(數位訊號處理)作業進行最佳化。Xtensa 32位元架構具備了5階式管線、32位元ALU(算術邏輯單元)、64個通用型實體層暫存器、6個特殊用途暫存器、以及80個基本指令，其中包括改良型16與24位元RISC指令編碼(支援無模式的切換機制，達到最高的程式碼密度)。採用90奈米GT製程的元件，時脈速度達到600 MHz; 速度最佳化的線路，能應付各種最糟的運作狀況。使用130奈米低電壓製程下，最低組態的功耗 (20,000 閘極) 為0.038 mW/MHz ; 空間最佳化的電路，在90奈米GT製程下，典型的運作狀態中效能可達 0.048 mW/MHz，支援空間最佳化的電路。
新款Xtensa LX2 處理器
Tensilica的第二代Xtensa LX2處理器結合了Xtensa 7的所有功能，還加入三項任何其他處理器核心都欠缺的重要功能:
1) 更快的資料輸入與輸出(I/O)，包括第二個載入/儲存單元的選項，以及Tensilica突破性的功能，能加入設計者自訂的GPIO(泛用型輸入/輸出)TIE Ports 與FIFO (先進先出) TIE Queues 佇列，直接在處理器的執行單元中存取資料。 TIE Ports 與Queues 能完全繞過匯流排，因此在處理資料時不需要進行多次載入/儲存程序
2) Tensilica的創新FLIX 技術，讓業者開發各種處理器組態，以類似VLIW處理器的方式，在每個週期中發送多個指令。Xtensa C/C++ Compiler (XCC) 編譯器會自動從C/C++程式碼中擷取指令層級與迴路層級的平行機制，以及配合FLIX指令的運作。這些同時發送的FLIX指令包括32位元與64位元，並以無模型的方式和基本16與24位元指令交錯配置。藉由將多重作業整合到一個寬型32位元或64位元指令字元，研發業者可藉此讓嵌入型應用中的 “熱點”(hot spots)加快擴充等級。
3) Xtensa LX2 搭載和Xtensa 7相同的指令集，並含有一個7階高效能管線。7階版本的Xtensa LX2採用90奈米GT製程、速度最佳化的電路，在最糟狀況的運作條件下，可達到超過650 MHz的時脈速度。採用130奈米低電壓製程下，最低組態(2萬個閘極)的功耗為 0.038 mW/MHz，採用90奈米GT製程、空間最佳化的電路，在典型運作環境下的功耗為 0.048 mW/MHz。
眾多的夥伴廠商
Tensilica處理器核心的組態調整能力，並不影響底層的Xtensa指令集，故能發展出健全的協力廠商體系，推出各種應用軟體與開發工具。Xtensa處理器的所有可能組態都相容於各大作業系統、除錯偵測、以及ICE解決方案，並且都提供一個自動產生、完整的軟體開發工具鏈，其中包括以ECLIPSE架構為基礎的先進整合型研發環境、世界級的編譯器、週期精準的 SystemC相容指令集模擬器、以及業界標準的GNU工具鏈
可配置、可延伸的Xtensa 架構
Xtensa 處理器搭載超過300個獨立設定的參數，讓研發業者能針對其應用選擇適合的功能組合。這些核選的選項包括: 乘數器; 浮點運算單元; 音效處理器、基本DSP引擎或三路VLIW(超值型指令字元)SIMD(單一指令多重資料)DSP引擎; 處理器匯流排介面; MMU; 32個中斷; 最佳化的EDA描述指令; 作業系統支援等。
為了讓效能提高2至100倍，研發業者可運用TIE語言開發特定應用的指令，或讓 Tensilica的XPRES (Xtensa PRocessor Extension Synthesis) 編譯器自動評估C/C++ 演算法，並自動開發出最佳化的TIE指令，用來加快演算法的速度。TIE語言能設計出全新的資料通道，包括各種元素，如新暫存器、暫存器檔案、多重週期執行單元、設計者定義的GPIO與FIFO介面、SIMD執行單元、VLIW資料通道、以及客戶資料類型，像是音效應用的24位元資料、安全處理的56位元資料、或是封包處理專用的256位元資料，協助節省空間與功耗。TIE Compiler 會擷取新資料通道與新指令的描述資料，並更新整個編譯器工具鏈(編譯器、除錯器、設定器等)，指令集模擬器以及系統模型。它還會插入最佳化的時脈閘極執行單元、暫存器、暫存器檔案、控制邏輯、旁通邏輯等，將這些元件插入到處理器硬體。這些都是自動執行的程序，並通過Tensilica的校正檢驗。
運用Xtensa 處理器取代邏輯模塊
客戶以Tensilica的Xtensa 處理器取代專屬硬線式RTL(暫存器傳輸層級)模塊元件，主要考量幾項因素。第一，由於Xtensa處理器具備可編程功能，能帶來RTL有限狀態機器(FSM)無法提供的彈性。第二，在進入矽元件試產階段後，還可以透過更新韌體來修正演算法的錯誤，大幅降低矽元件開發的風險。第三，Xtensa處理器透過各種RTL設計方法，大幅降低SoC設計與檢驗的時間。第四，由於Xtensa處理器產生器會自動進行管線活動分析，以及檢驗每個週期的時脈閘，因此Xtensa處理器的功耗通常低於同等級的RTL方案。以人工開發RTL設計，須耗費大量的時間，往往超過業者的時程限制。第五，由於Xtensa處理器能繞過匯流排，並利用GPIO TIE 埠與FIFO TIE 佇列來傳送資料，因此Xtensa處理器能達到和RTL模塊一樣的資料傳輸速度與效率。
價格與供貨
Xtensa 7 與Xtensa LX2 現已開始供貨。Xtensa 7單一專案使用者的授權費從25萬美元起。
關於Tensilica
Tensilica以兩種方式提供了今日市場上最廣泛的控制器(Controller)，處理器(CPU)，及數位訊號處理器(DSP)的IP解決方案: 已就緒隨插即用的Diamond Standard處理器系列以及設計師可自行配置的Xtensa LX/Xtensa 6處理器系列。Tensilica的處理器技術無論是在消費性電子領域、網路通訊領域，或電信傳輸領域皆已經過量產證明其低功耗、高性能的特質為今日市場的領導者。所有Tensilica提供的處理器核心皆伴隨著完整的軟體開發工具及系統模擬套件，與硬體實作支援。想知道更多有關先進的SoC實現技術嗎?請參觀Tensilica的網站:www.tensilica.com.
Tensilica公司總裁暨執行長Chris Rowen表示：「我們持續進行多項架構上的改良，將我們Xtensa 7的領先優勢延續到Xtensa LX2可配置、可延伸的處理器上。Tensilica提供更多的組態選項，以及一套更加自動化的流程，產生硬體RTL與匹配的軟體工具鏈，性能超越業界所有其他方案。」
最低的功耗、最高的效能
Xtensa 7與Xtensa LX2處理器核心使用共同的Xtensa基本指令集架構，相較於傳統固定架構的核心，能為業界帶來最低的功耗與最高的效能。由於兩款核心都完全可調整設定，因此研發業者可利用Tensilica專利的自動化處理器產生器，在基礎處理器中加入特定應用的指令。在比較其他廠商的處理器核心方案時，應比較同等級的處理器組態。例如，小型組態的Xtensa 7核心沒有快取記憶體也沒有研發業者自訂的延伸指令，功能大約與ARM 7TDMI-s核心相近，但具備更優異的效能與低功耗特性。
高效能版本的Xtensa LX2處理器使用的晶粒空間與功耗還不到同等級ARM 1136J-S的一半: 註: 該處理器並非基本款的Xtensa LX2處理器。此版本Xtensa LX2為高效能的通用型CPU。
功耗降低30%
Xtensa 7與Xtensa LX2處理器的多項改良設計，讓此二款處理器的整個核心加上記憶體的耗電量能降低30%，其中包括:
• 改良組態選擇，讓系統能針對系統記憶體介面、區域資料記憶體介面、以及指令記憶體介面單獨選擇通道寬度
• 減少資料記憶體的執行猜測，讓資料快取能密切配合區域資料記憶體，在更長的時間維持關閉狀態
• 選用式的加寬指令擷取緩衝區，能降低指令記憶體週期(以及這些指令擷取週期的耗電量)，幅度達75%，實際幅度視程式碼而定
此外，Tensilica也設計多種降低功耗模式，其中包括關閉外部追蹤埠控制與晶片內部除錯模組的電源，以降低整體系統功耗。
新型ECC 選項
Tensilica 推出兩種偵測與/或校正記憶體創新的方案，隨著矽元件製程尺寸持續縮小，這方面的問題也日趨嚴重。Tensilica的可配置Xtensa處理器，讓研發業者能選擇同位元或ECC保護機制，設定在所有區域(緊密耦合)記憶體。系統可在快取資料陣列、快取標籤陣列、或區域記憶體(指令與/或資料記憶體)中偵測到同位元產生的異常狀況。ECC會偵測與校正單位元錯誤，以及偵測到雙位元的錯誤。Tensilica推出第一款可授權的處理器架構，內建即時ECC功能。錯誤偵測功能，在支援關鍵任務的儲存與網路系統中扮演非常重要的角色，這類產品需要極高的可靠度與精準度。這類功能在汽車系統中也相當重要，讓產品能符合各種不容出錯的汽車安全標準。
Rowen表示：「隨著處理器尺寸持續縮小，加上更低的單元電容以及更低的電壓，導致軟性的記憶體錯誤不斷增加。因此，處理器必須能偵測與校正各種軟對性記憶體錯誤。Tensilica便是基於這些需求才會針對新世代Xtensa核心推出內建式即時ECC選用方案。 」
還有哪些新功能?
Tensilica 在Xtensa 7與Xtensa LX2處理器核心中加入許多新功能，其中包括:
1) 為處理器介面(PIF)增加研發人員的選擇方案，包括緩衝區的控制(更小)機制，針對SoC中非攸關效能的通道進行微調以及降低功耗
2) 增加選項來調整一個寬型介面，成為高速的區域指令與資料記憶體，並提供一個窄型系統介面來連結系統匯流排。其不僅為區域記憶體提供高速的頻寬，而且還能降低系統介面與匯流排的複雜度、空間、以及功耗
3) 針對TIE (Tensilica Instruction Extension) 語言改良的基礎架構，更有效率地處理多重TIE檔案，讓大型開發團隊與企業能共用事先建構的TIE模組
Tensilica 亦新增多項僅提供於Xtensa LX2處理器的各種先進功能技術:
1) 新型TIE Lookup 連結埠功能，讓業者能建構除了區域指令與資料記憶體以外的新記憶體介面。連結至這些由設計者自訂TIE Lookup連結埠的記憶體，能透過處理器資料通道直接讀寫，不必用到載入與儲存指令。影片系統的研發業者可使用TIE Lookup 埠來連結區域緩衝區，這類緩衝區裡面儲存的影片畫面資料，是由外部硬體填寫/重新填寫至處理器資料通道，且不需使用到耗電量極大的DMA(直接記憶體存取)管道。網路產品研發業者可運用 TIE Lookup 埠來連結大型查表，處理器也能快速存取這個查表
2) 選用的連結組件採用完全交錯設計，讓兩個單埠(banked)區域資料RAM能連結至含有兩個載入/儲存連結埠的Xtensa LX2處理器核心。透過這種方式，只要是對向的bank，處理器每個週期就能執行兩個載入/儲存程序。在使用Xtensa LX2作為XY型態的DSP架構，並使用兩個載入/儲存埠時，這種作法能大幅簡化系統的設計。
3) 記憶體管理單元 (MMU) 支援所有組態，包括使用7階管線與Tensilica專利型FLIX™(彈性長度指令延伸集)技術，能支援多重指令發送的高效能CPU。在執行Linux作業系統時需使用MMU，Tensilica的專利型MontaVista就提供MMU。支援MMU的Xtensa LX2處理器核心搭配FLIX，對於執行複雜通訊協定堆疊的高效能網路系統，以及各種行動與掌上型產品而言，是絕佳的選擇(註:MMU是Xtensa 7的選購方案)
新款Xtensa 7 處理器
此款第七代Xtensa可配置處理器針對各種低功耗應用進行最佳化，並適合控制與DSP(數位訊號處理)作業進行最佳化。Xtensa 32位元架構具備了5階式管線、32位元ALU(算術邏輯單元)、64個通用型實體層暫存器、6個特殊用途暫存器、以及80個基本指令，其中包括改良型16與24位元RISC指令編碼(支援無模式的切換機制，達到最高的程式碼密度)。採用90奈米GT製程的元件，時脈速度達到600 MHz; 速度最佳化的線路，能應付各種最糟的運作狀況。使用130奈米低電壓製程下，最低組態的功耗 (20,000 閘極) 為0.038 mW/MHz ; 空間最佳化的電路，在90奈米GT製程下，典型的運作狀態中效能可達 0.048 mW/MHz，支援空間最佳化的電路。
新款Xtensa LX2 處理器
Tensilica的第二代Xtensa LX2處理器結合了Xtensa 7的所有功能，還加入三項任何其他處理器核心都欠缺的重要功能:
1) 更快的資料輸入與輸出(I/O)，包括第二個載入/儲存單元的選項，以及Tensilica突破性的功能，能加入設計者自訂的GPIO(泛用型輸入/輸出)TIE Ports 與FIFO (先進先出) TIE Queues 佇列，直接在處理器的執行單元中存取資料。 TIE Ports 與Queues 能完全繞過匯流排，因此在處理資料時不需要進行多次載入/儲存程序
2) Tensilica的創新FLIX 技術，讓業者開發各種處理器組態，以類似VLIW處理器的方式，在每個週期中發送多個指令。Xtensa C/C++ Compiler (XCC) 編譯器會自動從C/C++程式碼中擷取指令層級與迴路層級的平行機制，以及配合FLIX指令的運作。這些同時發送的FLIX指令包括32位元與64位元，並以無模型的方式和基本16與24位元指令交錯配置。藉由將多重作業整合到一個寬型32位元或64位元指令字元，研發業者可藉此讓嵌入型應用中的 “熱點”(hot spots)加快擴充等級。
3) Xtensa LX2 搭載和Xtensa 7相同的指令集，並含有一個7階高效能管線。7階版本的Xtensa LX2採用90奈米GT製程、速度最佳化的電路，在最糟狀況的運作條件下，可達到超過650 MHz的時脈速度。採用130奈米低電壓製程下，最低組態(2萬個閘極)的功耗為 0.038 mW/MHz，採用90奈米GT製程、空間最佳化的電路，在典型運作環境下的功耗為 0.048 mW/MHz。
眾多的夥伴廠商
Tensilica處理器核心的組態調整能力，並不影響底層的Xtensa指令集，故能發展出健全的協力廠商體系，推出各種應用軟體與開發工具。Xtensa處理器的所有可能組態都相容於各大作業系統、除錯偵測、以及ICE解決方案，並且都提供一個自動產生、完整的軟體開發工具鏈，其中包括以ECLIPSE架構為基礎的先進整合型研發環境、世界級的編譯器、週期精準的 SystemC相容指令集模擬器、以及業界標準的GNU工具鏈
可配置、可延伸的Xtensa 架構
Xtensa 處理器搭載超過300個獨立設定的參數，讓研發業者能針對其應用選擇適合的功能組合。這些核選的選項包括: 乘數器; 浮點運算單元; 音效處理器、基本DSP引擎或三路VLIW(超值型指令字元)SIMD(單一指令多重資料)DSP引擎; 處理器匯流排介面; MMU; 32個中斷; 最佳化的EDA描述指令; 作業系統支援等。
為了讓效能提高2至100倍，研發業者可運用TIE語言開發特定應用的指令，或讓 Tensilica的XPRES (Xtensa PRocessor Extension Synthesis) 編譯器自動評估C/C++ 演算法，並自動開發出最佳化的TIE指令，用來加快演算法的速度。TIE語言能設計出全新的資料通道，包括各種元素，如新暫存器、暫存器檔案、多重週期執行單元、設計者定義的GPIO與FIFO介面、SIMD執行單元、VLIW資料通道、以及客戶資料類型，像是音效應用的24位元資料、安全處理的56位元資料、或是封包處理專用的256位元資料，協助節省空間與功耗。TIE Compiler 會擷取新資料通道與新指令的描述資料，並更新整個編譯器工具鏈(編譯器、除錯器、設定器等)，指令集模擬器以及系統模型。它還會插入最佳化的時脈閘極執行單元、暫存器、暫存器檔案、控制邏輯、旁通邏輯等，將這些元件插入到處理器硬體。這些都是自動執行的程序，並通過Tensilica的校正檢驗。
運用Xtensa 處理器取代邏輯模塊
客戶以Tensilica的Xtensa 處理器取代專屬硬線式RTL(暫存器傳輸層級)模塊元件，主要考量幾項因素。第一，由於Xtensa處理器具備可編程功能，能帶來RTL有限狀態機器(FSM)無法提供的彈性。第二，在進入矽元件試產階段後，還可以透過更新韌體來修正演算法的錯誤，大幅降低矽元件開發的風險。第三，Xtensa處理器透過各種RTL設計方法，大幅降低SoC設計與檢驗的時間。第四，由於Xtensa處理器產生器會自動進行管線活動分析，以及檢驗每個週期的時脈閘，因此Xtensa處理器的功耗通常低於同等級的RTL方案。以人工開發RTL設計，須耗費大量的時間，往往超過業者的時程限制。第五，由於Xtensa處理器能繞過匯流排，並利用GPIO TIE 埠與FIFO TIE 佇列來傳送資料，因此Xtensa處理器能達到和RTL模塊一樣的資料傳輸速度與效率。
價格與供貨
Xtensa 7 與Xtensa LX2 現已開始供貨。Xtensa 7單一專案使用者的授權費從25萬美元起。
關於Tensilica
Tensilica以兩種方式提供了今日市場上最廣泛的控制器(Controller)，處理器(CPU)，及數位訊號處理器(DSP)的IP解決方案: 已就緒隨插即用的Diamond Standard處理器系列以及設計師可自行配置的Xtensa LX/Xtensa 6處理器系列。Tensilica的處理器技術無論是在消費性電子領域、網路通訊領域，或電信傳輸領域皆已經過量產證明其低功耗、高性能的特質為今日市場的領導者。所有Tensilica提供的處理器核心皆伴隨著完整的軟體開發工具及系統模擬套件，與硬體實作支援。想知道更多有關先進的SoC實現技術嗎?請參觀Tensilica的網站:
