英特爾日前在美國舊金山舉行的國際電子元件會議 (International Electron Devices Meeting, IEDM)中，進行簡報說明32nm 製程技術細節，顯示該公司將依計畫於2009年第四季運用這項新世代製程技術投產，以推出更大能源效率、更高密度、效能更強的電晶體。英特爾將於該會議上提出七份簡報，分別摘要如下：
「32奈米(nm)邏輯技術採用第二代High-k + 金屬閘極電晶體、強化通道應變、並採0.17um2 SRAM單元面積的219Mb陣列」
(“A 32nm Logic Technology Featuring Second Generation High-k + Metal Gate Transistors, Enhanced Channel Strain and 0.171um2 SRAM Cell Size in a 291Mb Array”)
英特爾32nm專案經理Sanjay Natarajan描述32奈米世代邏輯技術，包括採用第二代high-k + 金屬閘極技術、重要圖層 (patterning layers) 採用193nm沉浸式微影技術 (immersion lithography)、以及強化通道應變 (strain) 技術。這些電晶體採用9Å EOT high-k閘極介電質(dielectric)，雙頻金屬閘極(dual band-edge workfunction metal gates)、以及第四代應變矽晶(silicon)，使其NMOS和PMOS驅動電流(drive currents)在至今公開的技術中首屈一指。在2007年9月首度針對291 Mbit SRAM進行測試，展現極為優異的製程良率、效能和可靠性，該測試品單元面積為0.171 um2，上面有超過19億顆電晶體。英特爾以兩年為一週期，持續開發新世代邏輯技術，大幅改善密度、效能和能源效率。
「45奈米(nm)低耗電系統單晶片(SoC)技術含雙閘極（邏輯與輸入/輸出）High-k/金屬閘極應變矽晶電晶體」(“A 45nm Low Power System-On-Chip Technology with Dual Gate (Logic and I/O) High-k/Metal Gate Strained Silicon Transistors”)
英特爾45/32nm系統單晶片製程技術專案經理Chia-Hong Jan介紹最先進的45nm CMOS系統單晶片技術，該技術採用以鉿 (Hafnium) 為基礎的high-k + 金屬閘極電晶體，係針對低耗電產品設計。PMOS/NMOS邏輯電晶體的驅動電流在1.1 V與關閉電流(offstate leakage)為1 nA/um時，數值分別為0.68/1.04 mA/um。高電壓輸入/輸出(I/O)電晶體提供絕佳的穩定度以及其他系統單晶片功能，包括線性電阻(linear resistors)、MIS和MIM電容(capacitors)、變容二極體 (varactors)、電感器(inductors)、垂直BJTs、精密二極體(precision diodes)、與高密度OPT保險絲。英特爾領導業界的45nm high-k + 金屬閘極技術現在已擴充應用到未來系統單晶片產品上。
「高效能40奈米(nm)閘極長度InSb P-通道壓縮應變量子提供場效應電晶體支援低耗電 (Vcc=0.5V) 邏輯應用」
(“High-Performance 40nm Gate Length InSb P-Channel Compressively Strained Quantum Well Field Effect Transistors for Low Power (Vcc=0.5V) Logic Applications”)
英特爾工程師 Marko Radosavljevic首度展示運用壓縮應變InSb QW結構的高速低耗電III-V p通道QWFET，利用此架構在電晶體閘極長度 (LG) 為40奈米(nm)、供應電壓為0.5 V條件下，可達成140 Ghz的截止頻率(cut-off frequency, fT)。這是目前所有公開III-V p通道場效應電晶體(Field Effect Transistors, FET)中截止頻率(fT)最高者。經由研究發現，運用以III-V材料製作的電晶體，將可以提供超越矽晶(silicon)所能提供的效能與低耗電功能。
「22奈米(nm)元件架構與效能元素」(“22nm Device Architecture and Performance Elements”)
列為國際電子元件會議(IEDM)「22奈米CMOS技術」課程之一，英特爾院士暨先進元件技術總監Kelin Kuhn講授如何透過提升行動性、改善短通道效應、降低電阻和電容、與含high-k與金屬閘極等先進閘極堆疊選項，改善22奈米電晶體效能的各種概念和製程選擇。身為電晶體技術的公認領導者，英特爾受邀針對電晶體延展到22奈米世代提供幾種選擇和挑戰。
「化學機械式洗鍊：驅動的技術」(“Chemical Mechanical Polish: The Enabling Technology”)
英特爾院士暨總監Joe Steigerwald提出論文，文中探討在應用傳統化學機械式洗鍊(CMP) 步驟，將high-k + 金屬閘極電晶體運用在45奈米技術上、並將銅金屬化 (Cu metallization) 從65奈米延展到45奈米節點時，將面臨哪些模組層級和整合挑戰。並思考當新化學機械式洗鍊應用到32奈米或更小製程時所遇到的挑戰。化學機械式洗鍊在尖端邏輯技術上已逐漸成為重要製程技術，這不僅適用於銅(Cu)內部連結，也包括high-k + 金屬閘極電晶體。
「將高效能Hi-K + 金屬閘極應變強化電晶體運用在 (110) 矽晶上」(“High Performance Hi-k + Metal Gate Strain Enhanced Transistors on (110) Silicon.”)
英特爾32奈米元件經理Paul Packan討論 (110) 矽晶基板(silicon substrates)應用在high-k + 金屬閘極應變45奈米(nm)節點元件上帶來的效能影響。英特爾公布PMOS驅動電流創下破紀錄的1.2 mA/um（在1.0V，Ioff為100 nA/um時）。2D短通道效應可以有效減少 (100) 基板對NMOS效能的影響。基板工程(substrate engineering)是發展下世代電晶體最有希望的製程選項之一。
「矽光調變器與高速應用整合」
(“Silicon Photonic Modulator and Integration for High-speed Applications”)
英特爾研究科學家Ling Liao於會議中討論微處理器技術的精進將如何持續帶動市場對高頻寬輸入/輸出(I/O)的需求。光學(optical)連結成為各界日益重視的主題。英特爾將展現最新的矽光(silicon photonic)整合晶片研究成果，該晶片的分波多工 (wavelength division multiplexing) 設計包含一系列矽光學調變器(silicon optical modulator)。使用單一多波長雷射光源，英特爾展現高達200 Gbps的聚合資料傳輸速率。以矽光(Silicon Photonics)為基礎的技術將可以較低成本提供更高速度的主流運算。
其他資訊和完整的活動議程請造訪：http://www.his.com/~iedm/program。
「32奈米(nm)邏輯技術採用第二代High-k + 金屬閘極電晶體、強化通道應變、並採0.17um2 SRAM單元面積的219Mb陣列」
(“A 32nm Logic Technology Featuring Second Generation High-k + Metal Gate Transistors, Enhanced Channel Strain and 0.171um2 SRAM Cell Size in a 291Mb Array”)
英特爾32nm專案經理Sanjay Natarajan描述32奈米世代邏輯技術，包括採用第二代high-k + 金屬閘極技術、重要圖層 (patterning layers) 採用193nm沉浸式微影技術 (immersion lithography)、以及強化通道應變 (strain) 技術。這些電晶體採用9Å EOT high-k閘極介電質(dielectric)，雙頻金屬閘極(dual band-edge workfunction metal gates)、以及第四代應變矽晶(silicon)，使其NMOS和PMOS驅動電流(drive currents)在至今公開的技術中首屈一指。在2007年9月首度針對291 Mbit SRAM進行測試，展現極為優異的製程良率、效能和可靠性，該測試品單元面積為0.171 um2，上面有超過19億顆電晶體。英特爾以兩年為一週期，持續開發新世代邏輯技術，大幅改善密度、效能和能源效率。
「45奈米(nm)低耗電系統單晶片(SoC)技術含雙閘極（邏輯與輸入/輸出）High-k/金屬閘極應變矽晶電晶體」(“A 45nm Low Power System-On-Chip Technology with Dual Gate (Logic and I/O) High-k/Metal Gate Strained Silicon Transistors”)
英特爾45/32nm系統單晶片製程技術專案經理Chia-Hong Jan介紹最先進的45nm CMOS系統單晶片技術，該技術採用以鉿 (Hafnium) 為基礎的high-k + 金屬閘極電晶體，係針對低耗電產品設計。PMOS/NMOS邏輯電晶體的驅動電流在1.1 V與關閉電流(offstate leakage)為1 nA/um時，數值分別為0.68/1.04 mA/um。高電壓輸入/輸出(I/O)電晶體提供絕佳的穩定度以及其他系統單晶片功能，包括線性電阻(linear resistors)、MIS和MIM電容(capacitors)、變容二極體 (varactors)、電感器(inductors)、垂直BJTs、精密二極體(precision diodes)、與高密度OPT保險絲。英特爾領導業界的45nm high-k + 金屬閘極技術現在已擴充應用到未來系統單晶片產品上。
「高效能40奈米(nm)閘極長度InSb P-通道壓縮應變量子提供場效應電晶體支援低耗電 (Vcc=0.5V) 邏輯應用」
(“High-Performance 40nm Gate Length InSb P-Channel Compressively Strained Quantum Well Field Effect Transistors for Low Power (Vcc=0.5V) Logic Applications”)
英特爾工程師 Marko Radosavljevic首度展示運用壓縮應變InSb QW結構的高速低耗電III-V p通道QWFET，利用此架構在電晶體閘極長度 (LG) 為40奈米(nm)、供應電壓為0.5 V條件下，可達成140 Ghz的截止頻率(cut-off frequency, fT)。這是目前所有公開III-V p通道場效應電晶體(Field Effect Transistors, FET)中截止頻率(fT)最高者。經由研究發現，運用以III-V材料製作的電晶體，將可以提供超越矽晶(silicon)所能提供的效能與低耗電功能。
「22奈米(nm)元件架構與效能元素」(“22nm Device Architecture and Performance Elements”)
列為國際電子元件會議(IEDM)「22奈米CMOS技術」課程之一，英特爾院士暨先進元件技術總監Kelin Kuhn講授如何透過提升行動性、改善短通道效應、降低電阻和電容、與含high-k與金屬閘極等先進閘極堆疊選項，改善22奈米電晶體效能的各種概念和製程選擇。身為電晶體技術的公認領導者，英特爾受邀針對電晶體延展到22奈米世代提供幾種選擇和挑戰。
「化學機械式洗鍊：驅動的技術」(“Chemical Mechanical Polish: The Enabling Technology”)
英特爾院士暨總監Joe Steigerwald提出論文，文中探討在應用傳統化學機械式洗鍊(CMP) 步驟，將high-k + 金屬閘極電晶體運用在45奈米技術上、並將銅金屬化 (Cu metallization) 從65奈米延展到45奈米節點時，將面臨哪些模組層級和整合挑戰。並思考當新化學機械式洗鍊應用到32奈米或更小製程時所遇到的挑戰。化學機械式洗鍊在尖端邏輯技術上已逐漸成為重要製程技術，這不僅適用於銅(Cu)內部連結，也包括high-k + 金屬閘極電晶體。
「將高效能Hi-K + 金屬閘極應變強化電晶體運用在 (110) 矽晶上」(“High Performance Hi-k + Metal Gate Strain Enhanced Transistors on (110) Silicon.”)
英特爾32奈米元件經理Paul Packan討論 (110) 矽晶基板(silicon substrates)應用在high-k + 金屬閘極應變45奈米(nm)節點元件上帶來的效能影響。英特爾公布PMOS驅動電流創下破紀錄的1.2 mA/um（在1.0V，Ioff為100 nA/um時）。2D短通道效應可以有效減少 (100) 基板對NMOS效能的影響。基板工程(substrate engineering)是發展下世代電晶體最有希望的製程選項之一。
「矽光調變器與高速應用整合」
(“Silicon Photonic Modulator and Integration for High-speed Applications”)
英特爾研究科學家Ling Liao於會議中討論微處理器技術的精進將如何持續帶動市場對高頻寬輸入/輸出(I/O)的需求。光學(optical)連結成為各界日益重視的主題。英特爾將展現最新的矽光(silicon photonic)整合晶片研究成果，該晶片的分波多工 (wavelength division multiplexing) 設計包含一系列矽光學調變器(silicon optical modulator)。使用單一多波長雷射光源，英特爾展現高達200 Gbps的聚合資料傳輸速率。以矽光(Silicon Photonics)為基礎的技術將可以較低成本提供更高速度的主流運算。
其他資訊和完整的活動議程請造訪：http://www.his.com/~iedm/program。
