ARM 宣佈兩款Cortex ™-A9 MPCore™處理器硬體巨集(hard macro)設計，採用台積電 40奈米-G 製程，可協助晶片製造商以快速、低風險的方式，開發高效能且低功耗的Cortex-A9核心裝置。速度最佳化的硬體巨集設計能使裝置以時脈高達 2GHz 的速度運作。
雙核心硬體巨集設計為ARM 投入大量資源，結合處理器、fabric IP技術、以及EDA 產業的先進設計流程所開發出來的進階實體 IP(physical IP)技術。進階實體 IP 技術以高精細邏輯單元及記憶體取代設計中的重要電路，可於提升效能的同時降低整體功耗。
速度最佳化
速度最佳化的Cortex-A9硬體巨集設計可提供系統設計人員符合業界標準的 ARM® 處理器，其低功耗技術可將ARM處理器卓越的效能表現，延伸到高獲利的消費端及企業端產品，特別是講究輕薄精簡、高密度且散熱程度有限的硬體環境中。此硬體巨集設計在一般矽晶片的運作時脈超過 2GHz，是高獲利和效能導向產品的絕佳解決方案。
功耗最佳化
在許多散熱程度有限的應用中，例如機上盒、數位電視、印表機及其他多功能的消費性及高密度企業應用，電源效率相當重要。功耗最佳化的Cortex-A9硬體巨集設計在一般矽晶片可達 4000 DMIPS 的最高效能，且單一 CPU 的功耗低於 250mW。
此一硬體巨集設計包含 ARM AMBA® 相容的高效能系統元件，可在功耗最低及佔用矽空間最小的狀況下達到最大資料流量速度。每一個Cortex-A9 硬體巨集設計還包含 CoreSight™ Program Trace Macrocell (PTM)，可完全監控處理器的指令流，協助軟體社群開發可達最佳效能的程式碼。
ARM 處理器部門行銷副總裁 Eric Schorn 表示：「對於需求嚴苛的消費性及企業裝置而言，Cortex-A9 MPCore 處理器是公認最適合高效能嵌入式應用的處理器。ARM 開發的進階、最佳化實體 IP 元件展現出協作差異化的新境界，同時協助我們的合作夥伴開發過去由專屬架構 (proprietary architectures) 所獨佔的高價值產品領域。」
Forward Concepts 首席分析師 Will Strauss 表示：「ARM 長期投入低功耗、高效能的先進技術，協助客戶進入被高度競爭的專屬解決方案所佔據的高利潤市場，有效降低開發成本和風險。透過能夠支援極密集工作量的單線程效能 (single-thread performance)，前所未有的功耗效能將協助授權合作伙伴推出引人注目的新產品。」
台積電設計建構行銷處資深處長莊少特S.T. Juang表示：「ARM 與台積電長期的良好合作關係，讓我們在製程研發上不斷推陳出新。結合台積電卓越的製造能力及 ARM處理器IP的強大性能，OEM廠商可研發出更多尖端的消費和企業產品。」
ARM 雙核心 Cortex-A9 硬體巨集擁有共同的 seven-power domain、dual-NEON™ 技術組態 ，最多可支援配備 8MB Level2 快取記憶體的 SMP (對稱多重處理) 作業系統，並且提供可將巨集與任何 SoC 元件整合起來所需的所有指令碼、向量及程式庫。
為了讓使用其他 Cortex-A9 處理器組態具備開發高效率且低風險SoC的能力，ARM 也提供經矽產品驗證、可用於建立這些硬體巨集的 SoC 層級 ARM 實體 IP 平台，以及多種 AMBA 相容的系統開發元件與工具。
此外，伴隨硬體巨集同時開發的 ARM Active Assist 諮詢顧問服務，可協助 ARM 合作夥伴將硬體巨集有效整合於 SoC 設計，以發揮最大的系統效能，使風險減至最低，並且大幅縮減上市時程。
供貨
Cortex-A9 硬體巨集以及可用來實現速度最佳化和功耗最佳化的實體 IP 即日起開放授權，並將於 2009 年第 4 季出貨。designstart.arm.com 即日起也開始提供 ARM 的 40G 實體 IP 平台。
雙核心硬體巨集設計為ARM 投入大量資源，結合處理器、fabric IP技術、以及EDA 產業的先進設計流程所開發出來的進階實體 IP(physical IP)技術。進階實體 IP 技術以高精細邏輯單元及記憶體取代設計中的重要電路，可於提升效能的同時降低整體功耗。
速度最佳化
速度最佳化的Cortex-A9硬體巨集設計可提供系統設計人員符合業界標準的 ARM® 處理器，其低功耗技術可將ARM處理器卓越的效能表現，延伸到高獲利的消費端及企業端產品，特別是講究輕薄精簡、高密度且散熱程度有限的硬體環境中。此硬體巨集設計在一般矽晶片的運作時脈超過 2GHz，是高獲利和效能導向產品的絕佳解決方案。
功耗最佳化
在許多散熱程度有限的應用中，例如機上盒、數位電視、印表機及其他多功能的消費性及高密度企業應用，電源效率相當重要。功耗最佳化的Cortex-A9硬體巨集設計在一般矽晶片可達 4000 DMIPS 的最高效能，且單一 CPU 的功耗低於 250mW。
此一硬體巨集設計包含 ARM AMBA® 相容的高效能系統元件，可在功耗最低及佔用矽空間最小的狀況下達到最大資料流量速度。每一個Cortex-A9 硬體巨集設計還包含 CoreSight™ Program Trace Macrocell (PTM)，可完全監控處理器的指令流，協助軟體社群開發可達最佳效能的程式碼。
ARM 處理器部門行銷副總裁 Eric Schorn 表示：「對於需求嚴苛的消費性及企業裝置而言，Cortex-A9 MPCore 處理器是公認最適合高效能嵌入式應用的處理器。ARM 開發的進階、最佳化實體 IP 元件展現出協作差異化的新境界，同時協助我們的合作夥伴開發過去由專屬架構 (proprietary architectures) 所獨佔的高價值產品領域。」
Forward Concepts 首席分析師 Will Strauss 表示：「ARM 長期投入低功耗、高效能的先進技術，協助客戶進入被高度競爭的專屬解決方案所佔據的高利潤市場，有效降低開發成本和風險。透過能夠支援極密集工作量的單線程效能 (single-thread performance)，前所未有的功耗效能將協助授權合作伙伴推出引人注目的新產品。」
台積電設計建構行銷處資深處長莊少特S.T. Juang表示：「ARM 與台積電長期的良好合作關係，讓我們在製程研發上不斷推陳出新。結合台積電卓越的製造能力及 ARM處理器IP的強大性能，OEM廠商可研發出更多尖端的消費和企業產品。」
ARM 雙核心 Cortex-A9 硬體巨集擁有共同的 seven-power domain、dual-NEON™ 技術組態 ，最多可支援配備 8MB Level2 快取記憶體的 SMP (對稱多重處理) 作業系統，並且提供可將巨集與任何 SoC 元件整合起來所需的所有指令碼、向量及程式庫。
為了讓使用其他 Cortex-A9 處理器組態具備開發高效率且低風險SoC的能力，ARM 也提供經矽產品驗證、可用於建立這些硬體巨集的 SoC 層級 ARM 實體 IP 平台，以及多種 AMBA 相容的系統開發元件與工具。
此外，伴隨硬體巨集同時開發的 ARM Active Assist 諮詢顧問服務，可協助 ARM 合作夥伴將硬體巨集有效整合於 SoC 設計，以發揮最大的系統效能，使風險減至最低，並且大幅縮減上市時程。
供貨
Cortex-A9 硬體巨集以及可用來實現速度最佳化和功耗最佳化的實體 IP 即日起開放授權，並將於 2009 年第 4 季出貨。designstart.arm.com 即日起也開始提供 ARM 的 40G 實體 IP 平台。
