2019年2月19日--矽智財供應商力旺電子(3529)宣布其「A PUF Scheme Using Competing Oxide Rupture with Bit Error Rate Approaching Zero」榮獲國際固態電路學術研討會(ISSCC) Takuo Sugano Award 傑出論文獎肯定，並於2019年2月18日在美國舊金山接受公開表揚。
國際固態電路學術研討會(ISSCC)為全球先進固態電路領域研發的領先指標，有晶片設計領域奧林匹克大會之美稱，而Takuo Sugano為日本半導體產業權威，亦為ISSCC重要專家會員，Takuo Sugano Award即是ISSCC以其名所設，用以表彰半導體技術發展之卓越成就。
力旺電子得獎論文「A PUF Scheme Using Competing Oxide Rupture with Bit Error Rate Approaching Zero」是揭露一全新半導體技術，利用半導體製程中的細微差異，產生每片晶片獨一無二、無法複製的「指紋」，為物理性不可複製功能(Physical Unclonable Functions，PUF)領域一大創新突破，並將此技術命名為NeoPUF。
NeoPUF由特殊記憶體陣列架構(Cell Array Architecture)以及通過認證的安全性線路設計所組成，具有完美隨機性(Randomness)以及獨特性(Uniqueness)兩項優異特性，獨家專利設計能以硬體的方式產生高達64 千位元的隨機亂碼，並在不需要使用輔助資料運算(Helper Data)的情況下就能達到零錯誤率(Zero Bit Error Rate)。
力旺電子總經理沈士傑表示：「力旺電子長期專注核心技術開發與關注產品應用趨勢，此次論文獲選證明了力旺電子團隊不僅有優異的核心技術與全球行銷的商務能力，更具備世界級學術肯定的創新研發能力。」
NeoPUF技術取自CMOS標準邏輯元件，可廣泛用於各種邏輯製程，而且不需要昂貴的錯誤校正措施(Error Correction)。經測試證明，NeoPUF技術在-40°C到+150°C之間均呈現相當穩定的表現，不受製程或操作環境中的溫度與電壓影響，並已於7nm先進製程完成可靠度驗證且有客戶導入試產。
NeoPUF提供金鑰生成(Key Provisioning)、加密引擎(Crypto Engine)、防篡改保護(Tamper Protection)區塊，當IC產品設計內嵌NeoPUF，可在晶片設計及製造階段就提供最根本的硬體防護。此外，NeoPUF亦可應用於元件信任根(Device Root of Trust)，支援安全啟動(Secure Booting)防護等用途，相當適合人工智慧、物聯網及車聯網等高安全需求晶片。
力旺電子致力於滿足業界對於邏輯製程非揮發性記憶體技術之需求，並提供晶圓代工廠、整合元件製造商以及專業IC設計公司最佳解決方案。多年來，力旺電子在設計、製造以及工程技術方面，已累積深厚的經驗與實力，同時發展出完整的邏輯製程非揮發性記憶體矽智財技術平台，提供相關的技術、產品以及解決方案。
關於力旺電子
力旺電子(3529)是全球第七大半導體矽智財供應商，專精嵌入式Hard IP設計。自2000年成立以來，力旺持續提供全球1,300多家晶圓廠、整合元件廠和IC設計公司一流的矽智財解決方案。自台積公司2010年創設「IP Partner Award」以來，力旺每年都以卓越的IP設計及服務獲得此一獎項的肯定。
力旺在全球嵌入式非揮發性記憶體市場(embedded Non-volatile Memory)位居領導地位，其eNVM解決方案廣泛布建於全球主要晶圓廠製程，涵蓋製程技術之廣位居業界之冠。此外，力旺也領先業界以矽晶圓生物特徵開發其特有的晶片安全矽智財。
力旺的eNVM 矽智財系列包括可一次編寫記憶體 (NeoBit/NeoFuse)、可多次編寫記憶體 (NeoMTP/NeoFlash/NeoEE)以及晶片安全矽智財NeoPUF。
