當前位置: 主頁 > 新聞 >
 

英特爾擘劃先進封裝之路

本文作者:英特爾       點擊: 2022-05-13 17:36
前言:
EMIB、Foveros、UCIe讓晶粒相互結合 次世代TIM、Coax MIL提升散熱與供電效率,光學訊號傳輸突破電氣極限
英特爾公司資深副總裁暨封裝∕測試開發事業部總經理Babak Sabi,上月在2022國際超大型積體電路技術研討會當中,以工程專家與產業領導者的觀點,說明先進封裝生態系所遇到的挑戰與解決方案,不僅降低每單位位元移動的功耗需求,更要持續推動互連頻寬與密度。英特爾已有推動系統、電路板、封裝、晶粒開發和整合的路線圖,與先進封裝有關的內容如下:
系統層級—透過改良後的晶粒和封裝架構,降低每單位位元移動時所需功耗。
電路板層級—整合光學傳輸,以便繼續提升頻寬速度與密度。
封裝層級—使用次世代熱界面材料(TIM)改善散熱、透過Coax MIL提升電源傳輸效率、共同封裝光學傳輸元件。
複合晶粒體(die complex)—提升晶粒間的互連頻寬,並制定相互溝通的產業標準(如UCIe)。
 
EMIB、Foveros持續演進
英特爾的EMIB(Embedded Multi-die Interconnect Bridge)和3D堆疊Foveros等先進封裝技術,分別已應用至Intel® Stratix® 10 FPGA和代號Lakefield的處理器。今年EMIB已擴大應用至代號Sapphire Rapids的處理器,並正在研發凸塊間距45μm版本。
 
眾所期待的Ponte Vecchio,即是同時應用EMIB和Foveros的尖端工程技術結晶,單一封裝內含47個功能晶片塊(functional tile)+16個熱傳晶片塊(thermal tile),橫跨5個製程節點,共計超過千億個電晶體。英特爾更會提供新一代Foveros,包含縱向、橫向均可相互連結晶粒的Foveros Omni,以及銅對銅接合技術的Foveros Direct,進一步提升晶粒互連頻寬和傳輸效率。
 
UCIe標準化晶粒連接介面
英特爾所主導的UCIe(Universal Chiplet Interconnect Express)獲得包含AMD、Arm、ASE、Google Cloud、Meta、Microsoft、Qualcomm、Samsung、TSMC等眾多廠商的支持,讓來自不同廠商、代工廠的晶粒能夠在封裝內相互溝通。
 
UCIe汲取十分成熟的PCI Express和Compute Express Link產業標準優勢,為生態系注入標準化、開放式、多種協定特色。UCIe更是個持續演進,滿足未來10年預期需求的開放式標準,透過不斷提升每單位晶片面積的頻寬,與產業界的實際應用相互契合。
 
次世代TIM強化散熱、Coax MIL提升供電效率
異質整合將多個不同功能的主動式晶粒整合至單一封裝之內,提升功率密度也對散熱和供電形成壓力。我們可以在IHS(Integrated Heat Spreader)與晶粒之間,填入金屬熱界面材料(metallic thermal interface material)。隨著進入先進封裝時代,金屬熱介面材料不僅要再次提升效能,更要能夠與來自多家不同晶圓製造廠的晶粒達成良好的相容性,同時解決先進封裝當中,內部晶粒高度相異的難題,以及驗證長期使用後的可靠度。
 
於晶片封裝中整合電壓調節功能,能夠提升電源供應效率。目前英特爾新一代伺服器產品透過封裝基板的特殊結構Coax MIL,作為FIVR(Fully Integrated Voltage Regulator)的電感使用,相較以空氣作為磁芯的電感可提升3%~4%的效率。英特爾未來還會替Coax MIL導入High Q電感,達成10%~12%的電源供應效率改善,未來4年至5年也要讓其電感值翻倍成長。
 
將來能夠透過Foveros Omni異質整合電壓調節小晶片(chiplet),這個小晶片能夠採用其它的化合物半導體材質(例如氮化鎵)製作,達成高電壓∕高功率轉換應用,再一次地提升電源供應效率。
 
拓展傳輸頻寬與密度,將從電氣訊號轉進光學訊號
近年來不斷提升電路板和封裝基板的品質、改善佈線技巧、降低導線粗糙度,隨著傳輸速度日益增長,我們也不斷尋找介電材料耗損係數(dielectric material loss tangent)表現較佳的材質,並導入先進技術,讓接收端依舊能夠判斷0與1。另一方面,提升電氣訊號傳輸速度也需要更多的功率,可預見將會超越整個封裝所能夠負荷的大小,改採光學訊號是未來持續拓展傳輸頻寬與密度的必經之路。
 
先進封裝技術讓整合光學I/O成為可能,英特爾過去已陸續完成封裝整合光學訊號傳輸的展示,在交換器的封裝上,以電氣介面連結位於封裝中央的交換器晶粒與四周的光子引擎元件;後來更進一步透過EMIB連結兩者,進一步提升頻寬並降低功耗。
 
我們需要一個結合晶片、封裝、系統層級的完全解決方案,並持續縮小間距,達成異質整合,汲取晶粒對晶粒互連標準的優勢。我們也需要更好的設計系統,能夠完成溫度管理和電源供應,因為這需要從一開始就納入考量,無法以事後追加的方式進行。I/O傳輸效率的未來,則是仰賴光學共同封裝。
 
先進封裝的未來需要產業夥伴的共同參與,真正完成「隨插即用的標準化」。
 

電子郵件:look@compotechasia.com

聯繫電話:886-2-27201789       分機請撥:11