當前位置： 主頁 > 新品報到 >

瑞薩電子以汽車駕駛艙整合解決方案提升使用者體驗

本文作者：瑞薩電子點擊： 2014-11-29 09:39

前言：

2014年11月28日--先進半導體解決方案之頂尖供應商瑞薩電子(TSE：6723)持續推出強大的車用電子解決方案，以實現資訊高度整合的汽車駕駛艙環境，提升駕駛者的體驗。瑞薩先進的R-Car汽車系列最新產品R-Car E2汽車系統單晶片(SoC)及新款R-Car E2軟體開發板，可為入門級整合型駕駛艙系統提供最佳化的資訊娛樂及影音功能，支援智慧型手機相互操作功能，並結合其他瑞薩R-Car系列裝置，協助達成從入門級銜接至高階機型的全系列整合型駕駛艙系統所需要的擴充性。

在整合型的駕駛艙中，此聚合系統可整合及分析多個資訊串流，然後以最佳化的格式向駕駛者報告結果，透過與智慧型手機的相互操作，將可提供更多此類功能。上述的整合正持續推動用戶對於更高階功能的需求，並為入門級應用帶來更優異的附加價值。

汽車影音系統是持續成長的領域，非常適合與智慧型手機相互操作。相互操作能力能夠提供過去的汽車資訊系統難以達成的功能，而且功能的範圍預期將會持續擴大。這需要廣大的支援，包括能夠與多種智慧型手機連接的介面支援，以及有足夠的速度以執行透過上述連線存取的各種應用程式。因此，軟體開發工作變得更具有挑戰性，導致開發速度變慢以及開發成本突然增加，這些問題都成為關鍵議題。

由於整合型的駕駛艙已成為主流，因此產生多種實作方式。OEM廠商與一級衛星廠商都在尋找汽車供應商以提供廣泛的系列產品，這些產品有足夠的彈性可支援各種不同的版本，並可跨整個產品系列重複使用軟體，這是實現整合型駕駛艙系統時必須符合的需求。

R-Car E2解決方案的主要功能：

(1) 效能與功能皆針對影音與入門級整合型駕駛艙系統進行最佳化
2 + 1 CPU組態包含雙ARM® Cortex™-A7 CPU核心，已針對低功耗與高效能進行最佳化，另有一個SH-4A CPU核心，在汽車應用方面有優良的使用記錄。此組態的效能約為早期入門級R-Car E1產品的四倍，可提供充分的效能餘量。R-Car E2裝置已針對低功耗進行最佳化，並整合可免除散熱器與風扇的技術，進一步降低系統成本。R-Car E2裝置專為入門級應用設計，針對系統成本進行最佳化。藉由提升連接至外部DDR記憶體的匯流排頻率，此新款裝置可利用單一外部DDR模組及16位元連接成本達到充足的效能。

(2) 具有擴充性以支援各種需求
R-Car E2可支援開發人員開發相容於多種產品的軟體。Cortex™-A7 CPU與高階產品(R-Car H2 and R-Car M2)所使用的Cortex™-A15 CPU核心具有二進位相容性，其功能IP模組與記憶體配置圖也完全相同。因此可使用相同的驅動程式與中介軟體(middleware)。系統製造商可開發並維護統一的軟體堆疊，採用單一平台的方式亦可降低開發時所需要的開發成本與時間。如此將可即時針對需要的部分進行最佳化以推出新產品，同時使系統達到最佳的成本效益。

(3) 具有高度可存取性的開發環境，可簡化設計工作
除了現有可用於系統開發與整合的軟體開發板之外，瑞薩已開發另一款軟體開發板，其功能已特別針對合作廠商所開發的應用程式及中介軟體進行最佳化。此板以低成本提供，儘可能使需要者能夠容易取得。如此將使全球合作廠商的軟體開發作業更加簡化，並有助於擴大瑞薩生態系統。

此軟體開發板可縮短實作影音系統標準功能所需的開發時間，例如智慧型手機介面、倒車攝影機及媒體播放器，有助於全球客戶加快產品上市時間。

另外，為了因應快速變動的市場需求，瑞薩計劃利用此新款軟體開發板做為積極運用開放原始碼的工具，以低成本實現系統整合。

供貨時程
R-Car E2 SoC現已開始供應樣品，計劃2016年6月開始量產，預估至2017年6月的合併產能可達每月50萬顆。(供貨時程如有變更，將不另行通知。)

關於瑞薩電子

瑞薩電子株式會社(TSE:6723)為全球第一的微控制器供應商，同時也是SoC系統晶片與各式類比及電源裝置等先進半導體解決方案的領導品牌之一。經由NEC電子(TSE:6723)與瑞薩科技的業務整合，瑞薩電子自2010年4月1日起正式營運，業務範圍則涵蓋了各種應用裝置的研發、設計與生產。總部位於日本的瑞薩電子，子公司遍及全球20個國家，如欲了解更多資訊，請造訪www.tw.renesas.com。

附件
Product Specifications of the R-Car E2

Item	Specification
Product number	R8A7794
Power supply voltage	3.3/1.8 V (IO), 1.5/1.35 V (DDR3), 1.0 V (Core)
CPU core	ARM^®Cortex^TM-A7 Dual	SH-4A core
Cache memory	L1 Instruction cache： 32 KB L1 Operand cache： 32 KB L2 Cache: 512 KB	Instruction cache： 32 KB Operand cache： 32 KB
External memory	DDR3-SDRAM Data bus width: 32 bits
Expansion bus	Flash ROM and SRAM, Data bus width: 8 or 16 bits
Graphics	PowerVR^TM SGX 540
Video	Display Out x 2 ch (2 ch: RGB888)
	Video Input x 2 ch
	Video codec module (H.264/AVC, MPEG-2/4, VC-1)
	IP conversion module
	TS Interface x 1 ch
	Video image processing (color conversion, image expansion, reduction, filter processing)
	Distortion compensation module (image renderer) x 1 ch
Audio	Audio DSP
	Sampling rate converter x 6 ch
	Serial sound interface x 10 ch
	MOST DTCP
Storage interface	USB 2.0 host interface x 2 ports (wPHY)
	SD host interface x3 ch (SDXC, UHS-I)
	Multimedia card interface x 1 ch
In-car network and automotive peripherals	Media local bus (MLB) Interface x 1 ch (3-pin interface selectable)
	CAN Interface x 2 ch
	IEBus™ Interface
	Ethernet controller AVB (IEEE802.1BA, 802.1AS, 802.1Qav and IEEE1722, GMII/MII, without PHY)
Security	Crypto engine (AES, DES, Hash, RSA)
	Secure RAM
Other peripherals	DMA controller LBSC DMAC: 3 ch / SYS-DMAC : 30 ch / Audio-DMAC: 13 ch / Audio (peripheral)-DMAC: 29 ch
	32-bit timer x 12 ch
	PWM timer x 7 ch
	I²C bus interface x 8 ch
	Serial communication interface (SCIF) x 18 ch
	Quad serial peripheral interface (QSPI) x 1 ch (for boot)
	Clock-synchronized serial interface (MSIOF) x 3 ch (SPI/IIS)
	Ethernet AVB controller (IEEE802.1BA/802.1AS/802.1Qav/IEEE1722, GMII/MII, without PHY)
	Ethernet controller (IEEE802.3u, RMII, without PHY)
	Interrupt controller (INTC)
	Clock generator (CPG) with built-in PLL
	On-chip debugger interface
Package	501-pin Flip Chip BGA (21 mm × 21 mm)

(Remarks) ARM is a registered trademark of ARM Limited. ARM Cortex-A7 is a trademark of ARM Limited. All other product or service names are the property of their respective owners.

本月熱點 HOME

欄目熱點 HOME