Cadence益華電腦推出業界首創汽車、監控、無人機及行動市場的神經網路 DSP IP
前言：
具備每秒1TMAC運算能力的完整獨立DSP解決方案
2017年5月9日--全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣佈推出CadenceR TensilicaR Vision C5 DSP，是業界首創的獨立自含式神經網路 DSP IP核心，以滿足神經網路的高運算需求，並被優化使用在視覺、雷達/光達及融合感測器等應用領域上。Vision C5 DSP 主攻汽車、監控、無人機及行動/穿戴式裝置市場，提供每秒 1TMAC運算能力，可獨立執行所有神經網路運算任務。詳情請見www.cadence.com/go/visionc5。
神經網路日趨深入複雜，其運算要求也迅速增加。同時，神經網路架構不斷變化，新的網路持續出現，新的應用和市場也陸續興起。這些趨勢使得我們必須為了不僅講求低功率，也追求高度可編程性以滿足未來發展靈活性要求和低風險的嵌入式系統，開發出一套高效能、高通用的神經網路處理解決方案。
神經網路 DSP與神經網路加速器
汽車、無人機和保全系統中的攝影機式視覺系統需要兩種基本類型的視覺優化運算。首先運用傳統運算攝影/成像演算法對來自攝影機的輸入進行強化。接著由神經網路式辨識演算法執行物體偵測和辨識。現有神經網路加速器解決方案是將硬體加速器附加在影像DSP上，會使神經網路碼分割於執行於DSP 上的某些網路層與將卷積層卸載至加速器之間。這樣的組合效率不佳，而且會造成不必要的耗電。
Vision C5 DSP採用專門針對神經網路優化的DSP架構，可加速所有神經網路運算層(卷積、全連接、池化及標準化)，並非只有卷積功能。如此一來，可使主要視覺/圖像DSP獨立執行影像強化應用程式，而由Vision C5 DSP執行神經網路任務。Vision C5 DSP藉由消除神經網路 DSP與主要視覺/影像DSP之間的外來資料移動，而提供相較現有神經網路加速器更低功率的解決方案，同時提供簡單的神經網路單處理器編程模型。
Cadence Tensilica行銷資深事業群總監Steve Roddy說：「我們許多顧客都苦於不知該如何慎選適合的神經網路平台，尤其一款產品的開發可能會耗費數年。嵌入式不斷線（always-on）系統的神經網路處理器不僅必須講求處理影像時的低功率和較快的圖像處理速度，而且也應具有靈活性和因應未來需求的能力。目前的平台都不夠理想，客戶需要一個全新的解決方案。Vision C5 DSP建構成通用的神經網路DSP，易於整合且極為靈活，功耗能效較CNN加速器、GPU和CPU更為出色。」
嵌入式視覺聯盟創辦人Jeff Bier 則說：「深度學習在實際裝置上的應用又多又雜，運算要求也極具挑戰性。有了像Vision C5 DSP這樣的可編程專門處理器，在講求成本和功率考量的裝置中也可應用深度學習。」
Vision C5 DSP特色與效能
Vision C5 DSP提供領先同級的獨立引擎神經網路效能：
1. 不到1平方公釐的晶片面積可實現每秒1TMAC運算能力(Throughput為Vision P6 DSP 的4倍)，於深度學習核達成極高運算輸貫量
2. 1024個 8位元 MAC或512個16位元 MAC於兩種位元解析度均能實現優異效能
3. 具有128路8位元SIMD或64路16位元SIMD的VLIW SIMD架構
4. 多核心設計，以最小覆蓋面積達成multi-teraMAC解決方案
5. 整合式iDMA及AXI4介面
6. 採用與Vision P5和P6 DSP相同的實用軟體工具組
7. 相較於業界的 GPU，Vision C5 DSP在知名AlexNet CNN效能基準中快6倍，在Inception V3 CNN效能基準中快9倍
Vision C5 DSP是具備靈活性且能夠滿足未來需求的解決方案，支援可變核心大小、深度和輸入尺寸，並包含多種係數壓縮/解壓技術，且可隨時加入最新開發的層體。反之，硬體加速器的重新編程能力有限，因此欠缺靈活性。
1. 不到1平方公釐的晶片面積可實現每秒1TMAC運算能力(Throughput為Vision P6 DSP 的4倍)，於深度學習核達成極高運算輸貫量
2. 1024個 8位元 MAC或512個16位元 MAC於兩種位元解析度均能實現優異效能
3. 具有128路8位元SIMD或64路16位元SIMD的VLIW SIMD架構
4. 多核心設計，以最小覆蓋面積達成multi-teraMAC解決方案
5. 整合式iDMA及AXI4介面
6. 採用與Vision P5和P6 DSP相同的實用軟體工具組
7. 相較於業界的 GPU，Vision C5 DSP在知名AlexNet CNN效能基準中快6倍，在Inception V3 CNN效能基準中快9倍
Vision C5 DSP是具備靈活性且能夠滿足未來需求的解決方案，支援可變核心大小、深度和輸入尺寸，並包含多種係數壓縮/解壓技術，且可隨時加入最新開發的層體。反之，硬體加速器的重新編程能力有限，因此欠缺靈活性。
Vision C5 DSP所附帶的Cadence神經網路對映器工具組(Mapper Toolset)可運用全方位的人工優化神經網路程式庫功能，將所有用例如Caffe和TensorFlow等工具訓練的神經網路對映成可執行且高度優化的Vision C5 DSP碼。
http://www.cadence.com/mail/footer_gray_640.gif
http://www.cadence.com/mail/footer_logocdns2.jpg
