TSMC 客製化設計/AMS參考流程的特色，在於使用一流的設計工具與方法，滿足20nm晶片設計與驗證的挑戰。思源科技的參與重點放在用第三代的LakerTM產品家族，提供一個完整的OpenAccess(OA)設計與佈局環境，針對20nm客製化數位、類比與混和訊號流程進行最佳化，提升設計生產力。
Laker 20nm先進功能包含新的二次圖樣感知設計與電壓相依性設計規則檢查(DRC)流程、佈局相依性效應(LDE)與寄生感知佈局的強化流程、和先進梯度密度分析能力。思源科技也與明導國際合作整合Laker-Calibre RealTime流程，使其在客製化佈局期間擁有簽核確認品質(signoff-quality)與即時設計規則驗證(real-time DRC)。
思源科技客製化IC解決方案行銷資深處長Dave Reed指出：「全球領導廠商已將Laker用在20nm的生產與開發專案中。現在，我們新世代的Laker客製化設計與佈局技術也支援可互通的、完全合格的20奈米流程，並為TSMC OIP系統做最佳化的表現。」
TSMC 基礎設計行銷處(Design Infrastructure Marketing Division) 資深處長 Suk Lee 表示：「思源科技的客製化設計解決方案結合了先進自動化與高準確度技術，對TSMC 20nm客製化設計參考流程提供寶貴的貢獻。」
20nm客製化設計與佈局流程
思源科技的Laker先進設計平台(ADP)與客製化佈局軟體，可與TSMC或其他EDA廠商所提供的工具，在穩定與高度自動化的工作流程中一起運作。提供設計人員持續且實際的回饋，並將其功能運用在以下主要流程與先進工具中：
l 二次圖像感知設計流程，採用即時設計規則檢查去尋找/修復二次圖像的錯誤，以預先標色去模擬/操作光罩拆解，用RC不確定性分析去管理關鍵路徑的寄生問題
l 佈局相依性效應(LDE)感知設計流程，可即時做電性的分析與約束條件的檢查，以監視LDE對效能的影響
l 寄生感知佈局流程，採用快速RC模擬、互動式寄生顯示與自動RC約束條件檢查，以縮小佈局前與佈局後模擬結果的差距
l 電壓相依性設計規則檢查(VDRC)流程，可自動從電路模擬結果中取得電壓資訊，並可在佈局過程中使用簽核確認品質的即時設計規則檢查工具
l 梯度密度分析，採用特定層別的計算與對應，去檢查並修正問題
通過TSMC開放創新平台(OIP)的合格驗證，思源科技的Laker流程實現了使用工業標準的OA資料庫，TSMC應用程式介面(APIs)，與TSMC可互通的製程設計套件(iPDK)，於多廠商的20奈米流程中，就像使用單一工具一樣順暢。
關於思源科技
思源科技為提供全球專業自動化技術之領導廠商，所提供產品能加速工程師對於複雜的數位、邏輯、混合信號積體電路 (ICs)、特殊應用積體電路 (ASICs)、微處理器、及系統單晶片 (SoCs) 之設計、驗證及偵錯。其獲獎無數的產品包括有Novas驗證強化和 Laker 客製化IC 設計解決方案，已有超過400個整合元件製造(IDM)、無晶圓廠半導體公司、晶圓代工廠、及電子系統代工 (OEMs) 領導廠商使用。總部設在台灣新竹及美國加州聖荷西，思源科技 (2473) 為亞洲最大且第一家掛牌上市之電子設計自動化廠商，並且以客戶服務在業界著稱，其400多位員工分佈於世界各地數個研發及技術服務據點。更多資訊，請洽思源科技網站：http://www.springsoft.com
