2014年11月19日--全球晶片設計及電子系統軟體暨IP領導廠商新思科技近日宣佈，已與台積電合作開發客製化設計解決方案，並共同研發16FF+客製化設計參考流程。這項16FF+參考流程是屬於台積電設計基礎架構的延伸，將新技術加入電路圖與佈局環境中，藉以簡化並加速台積電16FF+ 製程之客製化設計。其重點包括design constraints管理的新方法、最終佈局前的佈局相關效應評估、以FinFET裝置進行電路圖驅動佈局、執行佈局前/後模擬的簡化方法、針對已配對裝置(matched devices)與電位保護環(guard rings)佈局而提出的簡化圖形使用者介面等。
台積電設計基礎架構行銷事業部資深協理Suk Lee表示：「當我們的顧客準備好要運用新的製程設計時，他們需要EDA工具、設計方法與IP能全已就位。我們與新思科技密切合作，以確保針對16FF+製程節點的完整定制解決方案，已準備就緒可供顧客使用。」
強化Galaxy Custom Designer®的電路圖編輯器和模擬環境
在 16FF +設計過程中，設計工程師與佈局工程師之間，需要一個順暢的溝通途徑進行設計約束，有鑑於此，新思科技針對約束管理，提供了一個全方位的解決方案。諸如裝置配對、顏色分配、對稱和聚類等設計約束，可以添加到電路圖當中，並傳到佈局編輯器便於在佈局過程中順利執行。此外，透過簡化的方法執行佈局電路前/後模擬並比較結果，以更新電路圖環境。加速佈局寄生(parasitics)效應分析，可減少完成佈局所需的時間。而電路圖環境亦已獲得改良，以支援針對FinFET裝置而設計的電路圖驅動(schematic-driven)佈局流程。
在 16FF +設計過程中，設計工程師與佈局工程師之間，需要一個順暢的溝通途徑進行設計約束，有鑑於此，新思科技針對約束管理，提供了一個全方位的解決方案。諸如裝置配對、顏色分配、對稱和聚類等設計約束，可以添加到電路圖當中，並傳到佈局編輯器便於在佈局過程中順利執行。此外，透過簡化的方法執行佈局電路前/後模擬並比較結果，以更新電路圖環境。加速佈局寄生(parasitics)效應分析，可減少完成佈局所需的時間。而電路圖環境亦已獲得改良，以支援針對FinFET裝置而設計的電路圖驅動(schematic-driven)佈局流程。
強化Laker® Layout Editor
在類比電路中，良好的裝置配對是實現性能以及產能良率的要素。Laker當中的matching device creator，透過最新的FinFET裝置配對支援，可以輕易達到高品質的客製化佈局。此外，密度感知(density-aware)裝置陣列放置、電位保護環創造、Dummy Insertion，均透過一個簡單的圖形化使用者介面 (GUI)來處理。在佈局相關效應分析方面，同時擁有Laker與台積電 LDE-API的客製化設計參考流程，可以為back-annotating順利提取參數，以模擬完成配置後的情形。
新思科產品行銷副總裁Bijan Kiani表示：「我們與台積電在客製化設計已建立多年的深厚合作關係，包括3D擷取、SPICE模型建置、物理驗證和提升客製化佈局之生產力等。此次與台積電的最新合作成果，以FinFET 技術實現客製化實作的技術與最佳範例。已佈署運用這項解決方案的顧客，不但能受益於16FF+製程技術所帶來的競爭優勢，其生產力也將大幅提升。」
關於新思科技
新思科技加速全球電子市場技術的創新。作為電子設計自動化（EDA）和半導體智財權(IP)領域的領導廠商，新思科技的軟體、IP和設計諮詢服務，有效協助工程師面對設計、驗證、系統和製造中的各種挑戰。自1986年以來，全球各地的工程師們透過Synopsys之技術服務，已經設計和創造了數十億個晶片和系統。更多資訊，請參考：www.synopsys.com。
新思科技加速全球電子市場技術的創新。作為電子設計自動化（EDA）和半導體智財權(IP)領域的領導廠商，新思科技的軟體、IP和設計諮詢服務，有效協助工程師面對設計、驗證、系統和製造中的各種挑戰。自1986年以來，全球各地的工程師們透過Synopsys之技術服務，已經設計和創造了數十億個晶片和系統。更多資訊，請參考：www.synopsys.com。
