2016年2月1日--全球電子設計創新領導廠商益華電腦(Cadence Design Systems, Inc.)宣布，Tempus™ 時序簽核(signoff)解決方案自 2013 年秋季發表至今，已成功助力完成 200 件以上的設計定案(tape-out)，約有 100 位客戶已迅速將其應用在混合訊號晶片、高速處理器核心以及100M+-instance以上大型SoC等各種涵蓋成熟製程節點及先進 FinFET節點的生產設計上。Tempus可提升 5至10 倍的簽核時序收斂速度並顯著提升功率、效能與面積 (PPA)，讓客戶從中大幅獲益。
Cadence® Tempus 時序簽核解決方案具備大量平行化運算與實體意識時序最佳化能力，方便設計人員大幅減少工程變更指令 (ECO) 設計往返，縮短簽核收斂時間。客戶亦可運用多執行緒及可分配路徑分析 (PBA) 能力，在數分鐘內分析設計中上千條重要路徑，且不會如使用傳統靜態時序分析方法般，列出數百筆的違規錯誤。Tempus專用的實體意識精確時序最佳化，除了使用設計實作工具所獲得的增益外，還可確保PPA大幅提升。最後，其多重晶圓代工廠認證與資格，可幫助客戶實現 SPICE 1.5% 內的全晶片簽核精確度。
Cadence數位Signoff事業群資深副總裁暨總經理Anirudh Devgan博士表示：「Tempus是Cadence獲客戶採用速度最快的簽核方案，我們的客戶將其生產用途發揮在物聯網(IoT)、通訊、運算、整合式射頻 (RF)及混合訊號 IC 等各種應用上。運用 Tempus 時序簽核解決方案的客戶產量大幅提升、執行時間更快速且可縮減 ECO設計週期，因此可加快設計上市的時間。」
Tempus 時序簽核解決方案為一款通過矽晶驗證之精確、色彩意識時序簽核與訊號完整性的分析工具，可支援波形傳播、米勒效應、超低功耗，以及與多重曝光技術相關變異等的先進節點設計需求。欲瞭解更多Tempus時序簽核解決方案資訊，請上網站 www.cadence.com/news/tempus。
客戶證言:
「Tempus 時序簽核解決方案已成為我們所有智慧型電視、機上盒及媒體連線用 SoC 的時序工具，其執行時間效能搭配 Cadence Innovus™ Implementation System 內的整合功能，讓我們能大幅縮短時序簽核與上市時間」。
- Sigma Designs 工程部副總裁 Jacques Martinella
「Tempus 時序簽核解決方案已成為我們所有智慧型電視、機上盒及媒體連線用 SoC 的時序工具，其執行時間效能搭配 Cadence Innovus™ Implementation System 內的整合功能，讓我們能大幅縮短時序簽核與上市時間」。
- Sigma Designs 工程部副總裁 Jacques Martinella
「根據我們最新的設計尺寸及複雜特性，需要能夠快速且有效控制 50M 以上元件的時序解決方案。我們認為Tempus時序簽核解決方案是一款能夠滿足簽核分析與收斂需求的時序平台，在Cadence強力支援下，我們期待未來能繼續朝28nm以下的複雜設計定案邁進」。
- 日立 (Hitachi) 資訊與電信系統公司平台先進工程營運總經理 Toru Hiyama
- 日立 (Hitachi) 資訊與電信系統公司平台先進工程營運總經理 Toru Hiyama
「Tempus時序簽核解決方案協助我們完成數個資料中心互連解決方案的設計定案。我們能夠將此工具有效運用在分散式多模多邊 (MMMC) 時序分析及收斂上，順利將產品送至晶圓廠，滿足客戶緊迫的工作進度」。
- Inphi工程部副總裁 Lawrence Tse
- Inphi工程部副總裁 Lawrence Tse
關於 Cadence
Cadence 持續推動全球電子設計創新，在現今的積體電路和電子產品領域中扮演重要角色。客戶利用 Cadence 的軟體、硬體、IP 和服務設計及驗證先進半導體、消費性電子產品、網路與通訊設備，以及電腦系統。公司總部位於加州聖荷西，在世界各地皆設有營業處、設計中心和研究機構服務全球的電子產業客戶。如需 Cadence 及其產品和服務的詳細資訊，請上網站 www.cadence.com。
Cadence 持續推動全球電子設計創新，在現今的積體電路和電子產品領域中扮演重要角色。客戶利用 Cadence 的軟體、硬體、IP 和服務設計及驗證先進半導體、消費性電子產品、網路與通訊設備，以及電腦系統。公司總部位於加州聖荷西，在世界各地皆設有營業處、設計中心和研究機構服務全球的電子產業客戶。如需 Cadence 及其產品和服務的詳細資訊，請上網站 www.cadence.com。
