獎項
|
題目
|
學校
|
系所
|
|
佳作
|
State Retention for Power-Gated Circuits with Multi-Bit Retention Registers
|
國立中正大學
|
電機所
|
|
|
||||
佳作
|
VPG: Variation -aware Pattern Generation for Speed Binning of VLSI Chips
|
國立交通大學
|
電機所
|
|
|
||||
特優
|
Value Change Dump File Checker for Design State Protocol
|
國立台灣大學
|
電機所
|
|
|
||||
優等1
|
Power Delivery Network Synthesis, Analysis and Optimization
|
國立交通大學
|
電子所
|
|
|
||||
優等2
|
A Multiple Patterning Aware Row Based Detailed Placer
|
國立清華大學
|
資工所
|
|
|
||||
佳作
|
Current Density Verification for Analog Circuits
|
國立中央大學
|
電機所
|
|
|
Copyright © 2002-2023 COMPOTECH ASIA. 陸克文化 版權所有
聯繫電話:886-2-27201789 分機請撥:11