無論就取樣速率還是就訊噪比而言，CCD (電荷耦合元件) 和其他感測器對數位轉換器都具有高度的要求。感測器輸出一般是以地端為基準的一系列類比位準 (像素)，在像素的邊沿之間可能出現暫態訊號。像素數量增加時，擷取圖像所需的 ADC 取樣速率也隨之提高，就大多數大動態範圍應用而言，20Msps 流水線型 ADC 已經是足夠的。為確保所採樣訊號具備最高 SNR 性能，ADC 的驅動電路必須提供低阻抗、快速穩定以免引入寬頻雜訊以及對感測器呈現高輸入阻抗。
本文所介紹的，是一種用於感測器和高性能 ADC 之間的介面電路，該介面電路不會損害 SNR 性能。LTC2270 16 位元流水線型 ADC 系列適用於高階成像應用。該系列元件具備 84.1dB SNR，對成像應用非常有吸引力，這些元件還同時具有非常好的 SFDR (超過 100dB)。輸入範圍為 2.1VP-P，遠小於大多數成像元件的輸出，因此需要衰減和位準移位。
這些 ADC 的輸入必須用良好平衡的差動驅動訊號來驅動。通常可從感測器獲得的單端驅動，會迫使內部虛擬接地吸收共模輸入電流，這可能引起性能下降。這些 ADC 還是功率非常低的元件，僅為每通道80mW。差動驅動實際上是低功率運行的基礎，因為單端驅動需要額外的功率，以在 ADC 中保持一個穩定的內部基準點。這些元件用 1.8V 電源工作，這決定了相應的輸入範圍，如果沒有其他因素要求必須這麼做，那麼建議遠離此電源端。遠離此電源端對防止差動相差很重要，差動相差常常與內部保護二極體的壓變電容有關。
這就是困境所在：既能執行單端至差動轉換又不損害 ADC SNR 的差動放大器必然具有低的輸入阻抗（或電阻值很小的電阻），由於這種差動放大器必須快速穩定至 16 位準確度，所以其功耗可能達 ADC 本身功率量級的4 倍。LTC6409 差動放大器是一種產生良好結果的示範，並僅消耗 260mW 功率，為了實現位準移位，對周圍網路消耗的要求約 40mW 功率。此外，為了實現低雜訊和保持相位裕度，需要電阻值相對較低的電阻，而此種電阻也會消耗訊號功率。
以上所造成的結果，是此類差動放大器具有很低的輸入阻抗。為了向 CCD 提供高阻抗而需要的緩衝器也造成了一種困境。該緩衝器必須具有低雜訊，能在 25ns 時間內穩定，並能以足夠大的dV/dt轉換，在暫態時保持閉路工作。此外，該緩衝器必須能驅動低輸入阻抗差動放大器。然而，應用要求低功耗。如果期望放大器用單電源軌工作，那麼更將加重此困境。
大多數差動放大器都有些許問題，因為它們可能需要在放大器之後進行一定程度的頻帶限制，以至於穩定時間受到損害，或者在增益低於 1 (雜訊增益低於 2) 時不夠穩定，因此往往產生振鈴。很多這類放大器與 1.8V ADC 不是共模相容的，或者它們沒有足夠的空間來容納雙終接濾波器或允許在放大器之後進行位準移位。LTC6404 是一個很好的案例。該元件在單位增益時是穩定的，不像有些元件會有振鈴情況，其有可能與放大器之後的衰減器一起使用，但是輸入參考雜訊是 1.5nV。相較之下，LTC6409 的輸入參考雜訊為 1.1nV。LTC6404 的雜訊密度峰值頻率遠高於 100MHz，該元件消耗 175mW，而且與 LTC2270 所要求的 900mV 共模電壓並不真正相容。如果在該元件之後有一個濾波器並進行位準移位，那麼阻抗就會大到某個程度，需要消耗大約 80mW 功率，從而使分壓器中的電壓下降。該放大器有可能用 +3.3V 和–2V 電源工作，以解決共模相容性，而且在放大器之後無需位準移動，就可產生更大的訊號擺幅。但是負電源常常不是設計者可以接受的。
放大器可用的穩定時間也許不是整個時脈週期。電源也許決定了此點，但是存在一個 ADC 在相反的時脈邊沿上產生的干擾，即使放大器未受干擾，這也會使濾波器僅有 1/2 時脈週期的穩定時間。如果放大器受到此種事件的干擾，那麼就不會為濾波器留下太多穩定時間。
為了穩定到 16 位元，簡單的 RC 需要大約 14個時間常數，就 20Msps 而言，這會導致大約 90MHz 的頻寬。隨著穩定過程的發生，放大器由於採樣，會受到一定程度的干擾，這意味著，簡單後置濾波器的頻寬必須擴展至 130MHz 至 150MHz，以為放大器留出一定的穩定時間來回應相關干擾。不幸的是，這將使得在放大器的峰值頻率區域有雜訊通過。更高階濾波器也許能從之前的奈奎斯特 (Nyquist) 區更顯著地降低雜訊影響，但是未必會非常快速地穩定。
本文描述的電路可以驅動具備 84.1dB SNR、採用 17pF 採樣電容的 25Msps LTC2270 系列。在 20Msps 及更低取樣速率時，阻抗可以提高，功耗可以降低。例如，取樣速率高於 30Msps 時，需要一種更常用、包括一個快速緩衝器的架構，其後跟著一個如 LTC6409 的差動放大器。在這種情況下，也可以使用 LTC6404-1。
幾乎無雜訊的解決方案
圖 1 中的電路是一個建議驅動電路，該電路採用 LTC2270 系列，幾乎不產生 SNR 損耗，但是在 25Msps 時，可能在 1 個像素時間內穩定到 16 位。–84.0dB 的雜訊（所有雜訊都包括在內）可能導致這樣的結果：該電路未必會在一次計數時間內穩定，但是平均多個幀(frame)後，可以穩定到 16 位。
圖 1：幾乎無雜訊的電路，用於連接 CCD 和高性能 ADC
緩衝放大器 (U2) 是一款電流回饋放大器，實際上用作射極跟隨器。儘管功率是從輸出提供的，但是大量的輸出電流通過 R16 獲取，所以看起來電流似乎來自射極。
因為與回饋網路相比，向負輸入看進去的阻抗較低，所以輸出雜訊在負輸入端被衰減了，因此，負輸入雜訊電流沒有很大貢獻。儘管當用作單位增益緩衝器時，該款放大器的電壓雜訊規格為 4.5nV/√Hz，但是，在電阻值最小的回饋電阻中的負輸入雜訊電流會產生 10.1nV/√Hz 雜訊。不過，在這種類似射極-跟隨器的工作模式下，電壓雜訊結果為 1.5nV/√Hz 至 2nV/√Hz 量級。
該放大器附近有一個回饋迴路，此放大器加上了一個 400Ω的最小值回饋電阻。不過在低頻時，400Ω回饋阻抗與 R23 並聯，以減小輸出端所需的偏移。但是在高頻時，所需的回饋電阻為最小 400Ω。
透過 R24 從輸出吸取少量輸出功率，這只是為了減小輸出所需產生的偏移。不過在很多情況下，這也許不是必需的，例如，在視訊訊號為 0V 至 4V 或更小的情況時。
為防將來 U2 是一個差動放大器，已經針對 R24 做了一些準備，在 U2 是差動放大器的情況下，從輸出吸取功率是切合實際的。還有幾種可能、取決於所需轉換率的可替換方案。低雜訊、快速穩定的 FET 放大器有可能在單電源情況下使用。在使用軌對軌放大器時，正軌可能必須是 6V，以避免穿過兩個輸入級之間的過渡區，這個區域會引起失真。如果採用了 LT1395，那麼在打算接收 0V 至 5V 訊號時，VCC必須是 7.5V 至 8V，VSS必須是–2V。
如果不需要在像素之間的滿標度階躍期間穩定，那麼也可以使用 LT6252 等更低功率的放大器。不過，不良像素會滲入其後的像素中。時脈饋通的存在和實際可得到的穩定時間有可能限制放大器的選擇。
第二個放大器也是 LT1395，但是請注意，這個放大器不可能是雙通道 LTC1396，除非應用會涉及以地電位為中心的訊號。第二級必須用 5V 和–5V 工作，以吸收電流，並執行從大約 2.5V 共模至 0.9V 共模的位準移位，以及透過根據控制共模提供差動驅動。假定放大器周圍的網路是完全對稱的，那麼這個放大器引起的雜訊和失真大部分被 ADC 的 CMRR 抑制了，因為這影響僅表現在共模訊號上。
我們開發了一款電源電路板，該電路板從單一 5V 輸入提供所有 4 個所需的電壓。該電源電路能為 4 個通道供電，不過甚至在–125dBFS 時，也不會產生與 LT3471 使用的 1.2MHz 開關速率有關的干擾。
如圖所示，這個驅動器與 ADC 一起，產生 84.0dB SNR，其中包括電源電路板的貢獻。以下測試中，R1 為 75Ω，源阻抗為 50Ω。這個電路應該適合 CCD 具有 50Ω至 200Ω輸出阻抗的情況，也應該適合進入保持電容器的電荷產生數百 Ω 有效阻抗的情況。快速 FET 緩衝器的使用可允許非常高的源阻抗。
圖 2：原型成像電路板
圖 3：原型 0.5 平方英寸、4 輸出電源
如果 CCD 出現暫態時dV/dt超過了 LTC1395 的轉換率，或存在 RFI，那麼就需要 22pF 的 C6。CCD 容許這麼大幅度的電容負載。如果 LTC1395 的輸出級速度跟不上，那麼輸入保護二極體的導通會大幅降低輸入阻抗。這種導通幾乎在任何回饋放大器中都會發生。而且，如果電荷傳送機制暴露於這一輸入電流之下，可能即使是在 CCD 中緩衝一下，這種導通也會造成誤差。如果 C6 和放大器之間的距離延長，那麼可能需要 R21 作為源終接電阻。
這種架構僅在與輸入範圍大約為 2VP-P的ADC 一起使用、且 CCD 訊號在 0V 至 4V 或 0V 至 5V 量級時是切實可行的。透過控制共模模式產生平衡-不平衡轉換需要衰減，而該架構利用此種衰減。這種情形類似傳輸線平衡-不平衡轉換器，在這種轉換器中，如果輸入和輸出埠之間的高共模阻抗對稱終止於 AC 地端，那麼該共模阻抗會產生平衡驅動。
如圖所示濾波器產生類似高斯雜訊的響應，在大約 40MHz 時下降 3dB。該濾波器獨立複製兩次，以提供一個對稱網路，保持 U1 的誤差以共模形式出現。
R7、R4 和 R17 以及與它們相對應的元件滿足 U1 的穩定性要求，將 0V 至 5V 訊號衰減至 ±1V，並產生位準移位。這些元件實際上可以放置在 ADC 之後，用作端接元件，這能略微縮短穩定時間。模擬實驗表明，如果在 CCD 和 ADC 之間有很長的距離，那麼在取代 R16 的一對 50Ω電阻之間的傳輸路徑將可以延長。如果距離在 30cm 至大約 60cm 之間，那麼電纜阻抗應該為 75Ω。然後電源終接電阻器也會是75Ω，而另一邊為 25Ω。如果可能，PCB 走線應該高於 75Ω。
例如，如果這是打算驅動 LTC2185，那麼可能有 350ps 的傳輸路徑。如果使用 LTC2270 系列，那麼 17pF 採樣電容要求這條傳輸線 (圖 1 中的 T1 和 T2) 應該少於 40ps (大約 1cm)。
除了在 20Msps 和 25Msps 時數位化¼FS 至½FS 的小偏移頻率，為了證實這個電路可以用於 CCD 訊號，還進行了多項測試，包括：300kHz、–1dBFS 正弦波 (2 階和 3 階-90dB SFDR)，代表 CCD 訊號中的dV/dt；接近滿標度且具附加在 200kHz、–20dB 正弦波的方波 (10MHz 和 5MHz)。結果顯示，在成對的“黑白像素”中，在由大的同步偏移產生的正弦波上沒有失真。
請注意圖 4 時間域曲線中兩個波形的形狀，這兩個波形是由方波中兩個位準之間每隔一個採樣轉換一次引起的。
圖 4：雙音測試：70kHz、–7.022dBfs 正弦波；奈奎斯特頻率、–7.01dB 同步方波
在時間軸上放大倒轉的 FFT 視窗，透過有選擇地遮罩 70kHz 區域的功率，可以僅顯示在奈奎斯特頻率上的音調。
圖 5 顯示，在低頻音調中沒有明顯的功率變化，仍然為–7.022dBFS，僅在失真分量中有相對較小的變化。這證明，增加一個幅度較大的方波不會引起峰值壓縮。人們相信，附加在½FS 方波上的 70kHz 音調代表了dV/dt和穩定情況，而這也代表了靠近像素終端採樣所得 CCD 波形中看到的結果。
圖 5：在 70kHz 上所加功率相同，但是去除奈奎斯特頻率上的功率
結論
如果在成像應用中需要一個具備高 SNR 的 ADC，那麼就需要單端至差動轉換，以獲得從 CCD 到 ADC 的訊號。該轉換必須衰減訊號擺幅，並在不附加很大雜訊的情況下，提供一個非常穩定的共模輸出位準。本文提出的電路剛好可以滿足這種要求。該電路採用一個低功率 ADC，ADC 的資料表 SNR 性能規格為 84.1dB，所實現的 SNR 為 84.0dB，這意味著，該轉換幾乎是無雜訊的。
