2012年2月23日---全球半導體設計製造軟體暨IP領導廠商新思科技(Synopsys)近日推出、針對台積電28奈米HP (high-performance)及HPM (high-performance for mobile)製程技術所開發的DesignWare®嵌入式記憶體(Embedded Memories)和邏輯程式庫(Logic Library)IP，該解決方案提供高效能、低漏電及有效電力(active power)，讓設計人員透過速度和電源效率的提升，以達成整體SoC設計的最佳化。就行動裝置應用而言，速度和電源效率之間的平衡是格外重要的，結合DesignWare STAR Memory System® 的嵌入式測試及修復技術，新思科技的嵌入式記憶體和標準元件庫提供設計人員先進且全面性的IP解決方案，使其在減少測試及生產成本下，開發出高效能低功耗的28奈米SoC 。
AMD記憶體設計部資深經理Spencer Gold表示：「身為行動運算裝置處理器及繪圖裝置的廠商，我們仰賴新思科技高品質且經驗證的IP以提高產品效能並滿足嚴格的功耗要求。我們成功地運用DesignWare嵌入式記憶體完成65、55及40奈米的晶片開發，近期更將它運用在28奈米的製程節點上。利用新思IP中的先進功耗管理模式，我們得以在不影響效能下大幅降低功耗。」
Movidius IC開發部總監Brendan Barry表示：「Movidius為行動及消費產品提供高畫質影像解決方案，而我們相信要達到行動多媒體處理器SoC的高效能低功耗必須透過先進的技術。每瓦特(watt)效能的優化悠關著行動3D等應用是否得以成功，而DesignWare邏輯庫能有效進行合成(synthesize)步驟，加速我們處理重要時序路徑(timing paths)關閉以及透過多通道邏輯元件(multi-channel cell)偵測漏電狀況。此外，DesignWare嵌入式記憶體獨特的功耗管理功能，除可大幅實現節能還滿足我們的效能目標。比如說，其輕度休眠模式(Light Sleep mode)能將記憶體漏電的情況降低一半。」
新思科技高速低功耗記憶體及標準元件庫支援180到28奈米晶圓製程，並已用於超過十億個晶片中，而全新的DesignWare IP將進一步豐富新思科技的產品組合。DesignWare 28奈米邏輯庫利用多重臨界變異(threshold variant)以及閘極長度偏壓(gate length bias)的結合，達到SoC應用的效能及功耗的最佳化。這些邏輯庫提供多個利於合成的元件組(cell set)以及利於路由(rounter)的標準元件庫，這些架構乃針對具備最小矽晶格面積(die area)及高產出的multi-GHz效能所設計。功耗優化工具(Power Optimization Kit，POK)讓設計人員具備先進的功耗管理能力，其低功耗設計流程包括電源關閉、多重電壓及動態電壓頻率縮放(dynamic voltage frequency scaling ，DVFS)等。
結合高速、高密度及超高密度的DesignWare嵌入式記憶體，可協助設計人員彈性調整SoC中每個記憶體的效能、功耗和面積的關係。對功耗敏感的應用(如行動裝置)而言，所有新思科技28奈米記憶體結合源極偏置(source biasing)及多重功耗管理模式，可大幅將低漏電及動態功耗的浪費。和標準高密度記憶體相較，新思科技超高密度雙埠(two-port)靜態隨機存取記憶體(SRAM)和16 Mbit單埠靜態隨機存取記憶體編譯器(compiler) ，可進一步縮減面積及減少漏電達40%，如此一來設計人員能自行調配高效能、小面積及超低功耗的組合進行記憶體實作。新思科技嵌入式記憶體中的DesignWare STAR Memory System能減少面積的使用，並較傳統的外加式內建自我測試(built-in-self-test，BIST)及修復解決方案達成更快速的時序收斂(timing closure)，同時還能提供後矽(post-silicon)階段的除錯及診斷，而這將協助縮短設計時程、降低測試成本並增進產出結果。
新思科技IP及系統行銷部副總裁John Koeter表示：「標準元件庫和嵌入式記憶體是任何SoC設計中最根本的一環，而就晶片實作中的效能、功耗和面積的面向上，兩者皆扮演舉足輕重的角色。新思科技結合經矽晶驗證(silicon-proven)的嵌入式記憶體及邏輯庫，讓SoC設計團隊可同時調整晶片以達最高效能並降低功耗浪費。透過將應用於台積電28奈米HP及HPM製程的邏輯庫及記憶體納入產品組合中，新思科技將協助設計人員充分利用速度提升及功耗降低的特點，以設計出真正具差異化的產品，並以較少的風險和較快的速度達成量產。」
關於DesignWare IP
新思科技是一家為SoC設計提供高品質及矽晶驗證(silicon-proven) 的IP解決方案領導廠商。其豐富的IP組合包含完整的介面IP解決方案，其中包括控制器(controller)、用於一般通訊協定的實體層(PHY)及驗證(verification)IP、類比IP、嵌入式記憶體、邏輯庫(logic library)以及可配置處理器核心(configurable processor cores)。新思科技提供多種IP產品的驅動器(driver)、轉換層級模型(transaction-level model)和原型建造(prototype)，用以支援IP的軟體開發及軟硬體整合。新思科技的HAPS® FPGA-Based原型建造解決方案允許系統環境中的IP及SoC的驗證，其Virtualizer™虛擬原型建造工具組讓IP或整體SoC的軟體開發能大幅提前。藉由強大的IP開發方法論以及在品質、IP原型建造、軟體開發和全面性技術支援的大量投入，新思科技協助設計人員加速產品上市時程並降低整合風險。
關於Synopsys
總部位於美國加州山景市(Mountain Veiw)的新思科技【Synopsys Inc. (Nasdaq:SNPS)】，為全球領先的電子設計自動化(EDA, Electronic Design Automation)廠商。專門提供先進的半導體設計軟體、驗證平台、智慧產權(IP) 、IC製造軟體，和FPGA解決方案等產品，以協助半導體及電子產業的業者，進行複雜的積體電路(IC)設計、系統晶片(SoCs)等產品的開發與生產，讓客戶得以簡化IC設計過程，加快產品問市的速度。Synopsys在北美、歐洲、日本和亞洲等近70個地區都設有分公司及辦事處，如需更詳盡資料，請瀏覽新思科技網站: http://www.synopsys.com 。
