賽靈思推出最新Vivado設計套件讓設計生產力加乘加倍

2012年10月24日--All Programmable FPGA、SoC和3D IC的全球領導廠商美商賽靈思(Xilinx, Inc.；NASDAQ：XLNX) 今天宣佈推出Vivado™設計套件2012.3版本，首次為採用多核心處理器工作站執行Vivado設計套件的客戶提供全新功能，加上全新的參考設計，可大幅提升設計生產力和加快建置速度。

賽靈思公司設計方法資深行銷總監Tom Feist表示：「我們持續關注所有客戶在生產力方面相關的問題，而且會在賽靈思每次發佈新一代設計環境時針對設計生產力提供加強功能。賽靈思的All Programmable 3D IC中有多達2百萬的大量邏輯單元，而且Vivado設計套件有許多協助設計人員加快產品上市時程的方法，其中一項是為客戶縮短設計的時間。」

 Vivado設計套件在今年四月推出以來，已讓複雜設計的C語言與RTL系統轉換的建置速度加快4倍，同時可比ISE設計套件在速度方面領先1個速度等級，以及比同等級競爭元件快3個速度等級。而全新的多功能執行佈局與繞線技術，更讓這個賽靈思新一代設計環境的最新版本在多核心工作站上執行時，大幅提升生產力──Vivado設計套件在雙核心處理器工作站上執行時，其運作速度可提升1.3倍；而其在四核心處理器工作站上的執行速度更可以提升1.6倍。

All Programmable 7 系列FPGA目標參考設計

隨著Vivado設計套件2012.3版本的發佈，賽靈思可擴充其支援Kintex™-7 和Virtex®-7系列 All Programmable FPGA的目標參考設計 (TRD)陣容，協助設計人員進一步提升設計生產力。目標參考設計具備預先驗證、效能最佳化的架構設計，而且可讓設計人員針對客戶的客製化需求作修正。

l  Kintex-7 FPGA基礎目標參考設計透過高度整合的PCIe®設計展現了Kintex-7 FPGA 的功能，而高度整合的PCIe®設計則運用效能最佳化的DMA引擎和DDR3記憶體控制器提供10 Gb/s的端對端傳輸速度。

l  Kintex-7 FPGA連結目標參考設計提供高達20 Gb/s的單向傳輸速度，其搭載了雙網路介面卡(NIC) 、Gen2 x8 PCIe端點、多通道封包DMA、DDR3緩衝記憶體、 10G乙太網路MAC，以及符合10GBASE-R標準的實體層介面。

l  Kintex-7 FPGA嵌入式目標參考設計提供了一個完備的處理器次系統，內含GbE、DDR3記憶體控制器、顯示控制器，以及其他標準處理器週邊功能等完整功能。

l  Kintex-7 FPGA DSP目標參考設計包含了具備運作時脈可超頻高達491.52 MHz的數位升/降頻轉換功能的高速類比介面。

 全新Vivado設計套件供應時程

賽靈思將針對尚在保固期內的ISE設計套件邏輯版本和嵌入式版本客戶提供Vivado設計套件，而ISE設計套件DSP版本和系統版本客戶則可獲得Vivado設計套件系統版本，其中包括Vivado高階合成工具，客戶皆不需要支付額外費用。

 請至www.xilinx.com下載ISE設計套件 和Vivado設計套件的最新版本。同時，客戶亦可上網報名參加或觀看Vivado設計套件的線上培訓課程。

關於賽靈思

賽靈思公司(Xilinx, Inc.；NASDAQ：XLNX)是全球All Programmable FPGA、SoC與3D ICs的領導廠商。這些業界領先的元件與其新一代設計環境和IP相結合，將能滿足客戶對於可編程邏輯系統整合的多元需求。欲瞭解更多賽靈思公司資訊，請瀏覽www.xilinx.com網站。