Altera徹底改變基於FPGA的浮點DSP
前言：
Altera宣佈正在發售的Arria 10 FPGA在業界率先提供符合IEEE 754的硬式核心浮點DSP模組
2014年4月23日--Altera公司（Nasdaq：ALTR）今天宣佈在FPGA浮點DSP性能方面實現了變革。Altera是第一家在FPGA中整合硬式核心IEEE 754相容浮點運算功能的可程式設計邏輯公司，前所未有的提高了DSP性能、設計人員的效能和邏輯效率。硬式核心浮點DSP模組整合在正在發售的Altera 20 nm Arria 10 FPGA和SoC中，也整合在14 nm Stratix 10 FPGA和SoC中。整合硬式核心浮點DSP模組結合先進的高階工具流程，客戶可以使用Altera的FPGA和SoC來滿足越來越高的大運算量應用需求，例如高性能運算（HPC）、雷達、科學和醫療成像等。
含在Arria 10和Stratix 10元件中的硬式核心單精確度浮點DSP模組採用Altera創新的精度可調DSP架構。傳統的方法使用定點乘法器和FPGA邏輯來實現浮點功能，而Altera的硬式核心浮點DSP與此不同，幾乎不使用現有FPGA浮點運算所需要的邏輯資源，進而提高了資源效率。這一種革命性的技術支援Altera在Arria 10元件中實現1.5 TeraFLOP（每秒浮點運算次數）的DSP性能，而在Stratix 10元件中DSP性能則高達10 TeraFLOP。DSP設計人員可以選擇定點或者浮點模式，浮點模組與現有設計與舊版相容。
Altera 公司軟體、IP和DSP行銷總監Alex Grbic評論表示：「在我們的元件中實現IEEE 754相容浮點DSP模組的確在FPGA上實現了變革。採用硬式核心浮點功能，Altera FPGA和SoC的性能和功率效益，在更多樣的應用領域中，都要優於微處理器和GPU。」
FPGA的每瓦性能最高
FPGA具有精細細微性的密集管線架構，因此非常適合用做高性能運算加速器。元件包含了硬式核心浮點DSP模組，因此客戶可以使用Altera FPGA來解決海量資料分析、石油和天然氣行業的地震模型建立，以及金融模擬等世界上最複雜的HPC問題。在這些以及很多其他大運算量應用中，與DSP、CPU和GPU相比，FPGA的每瓦性能是最高的。
節省了數月的開發時間
在Altera FPGA和SoC中整合硬式核心浮點DSP模組能夠縮短近12個月的開發時間。設計人員可以將其DSP設計直接轉譯成浮點硬體，而不是轉換為定點。如此一來，將可大幅度縮短時序收斂和驗證時間。Altera還提供多種工具流程，協助硬體設計人員、採用模型架構的設計人員，以及軟體程式設計人員在元件中輕鬆實現高性能浮點DSP模組。
• DSP Builder高階模組庫提供了採用模型架構的設計流程，設計人員使用業界標準MathWorks Simulink工具，可在幾分鐘內就可以完成系統定義和模擬，直至系統實現。
• 對於軟體程式設計人員，Altera在FPGA程式設計中率先使用了OpenCL，並且針對FPGA提供採用C語言的通用高階設計流程。Arria 10 FPGA浮點DSP模組結合使用方便的開發流程，為軟體程式設計人員提供了硬體直接轉譯方法，幫助他們縮短了開發和驗證時間。
Arria 10 FPGA和SoC詳細資訊
採用台積電（TSMC）20SoC製程技術，Arria 10 FPGA和SoC在單顆晶片中實現了業界容量最大、性能最好的DSP資源。應用專利冗餘技術，Altera開發了含有115萬個邏輯單元（LE）的業界密度最大的20 nm FPGA晶片。Arria 10元件性能比最快的28 nm高階FPGA高出15%，功率消耗比以前的28 nm Arria系列低40%。
20 nm Arria 10元件是業界唯一具有硬式核心浮點DSP模組的FPGA，也是在FPGA架構中嵌入了硬式核心ARM® Cortex®-A9處理器系統的唯一20 nm SoC。元件頻寬比前一代高4倍，還具有很多其他針對高性能應用進行了最佳化的特性。Arria 10元件特性包括：
• 晶片至晶片／晶片至模組介面速率高達28.3 Gbps的序列收發器
• 支援17.4 Gbps的背板
• 單顆元件中含有96個收發器通道
• 雙核心ARM Cortex-A9處理器系統
• 硬式核心浮點DSP模組
• 支援下一代記憶體，包括業界速率最高的2666 Mbps DDR4，支援高速序列記憶體的混合立方記憶體交互操作功能。
供貨資訊
現在可以提供具有硬式核心浮點DSP模組的Altera 20 nm Arria 10 FPGA。將於2014年下半年提供針對Arria 10元件中硬式核心浮點DSP模組的浮點設計流程，包括了展示和基準測試。客戶現在可以採用Arria 10 FPGA開始設計，軟體實現浮點，提供設計流程支援後，無縫移植到硬式核心浮點實現。
現在可以提供具有硬式核心浮點DSP模組的Altera 20 nm Arria 10 FPGA。將於2014年下半年提供針對Arria 10元件中硬式核心浮點DSP模組的浮點設計流程，包括了展示和基準測試。客戶現在可以採用Arria 10 FPGA開始設計，軟體實現浮點，提供設計流程支援後，無縫移植到硬式核心浮點實現。
Altera簡介
Altera®的可程式設計解決方案幫助電子系統設計人員快速、高效率地實現創新，突出產品優勢，贏得市場競爭。Altera提供FPGA、SoC、CPLD和ASIC，以及電源管理等互補技術，為全世界的客戶提供高價值解決方案。
