英特爾發佈全球最大容量的全新Stratix® 10 GX 10M FPGA
前言：
全新Intel® Stratix® 10 GX 10M FPGA擁有 1020萬個邏輯單元，鎖定ASIC原型設計和模擬市場
多家客戶現已收到全新Intel® Stratix® 10 GX 10M FPGA樣品，該產品是全球密度最高的FPGA，擁有1020 萬個邏輯單元，該裝置現已量產。
這款元件密度極高的FPGA，是以現有的Intel® Stratix® 10 FPGA 架構以及英特爾先進的嵌入式多晶片互連橋接 (EMIB)技術為基礎所設計。最新Intel® Stratix® 10GX 10M FPGA運用了EMIB 技術融合兩個高密度Intel® Stratix® 10 GX FPGA 核心邏輯晶片(每個晶片容量為 510 萬個邏輯單元)以及相應的 I/O 單元。Intel® Stratix® 10 GX 10M FPGA其密度約為Stratix 10 GX 1SG280 FPGA 的 3.7 倍，後者為原Intel® Stratix® 10 系列中元件密度最高的裝置。英特爾的 EMIB 技術只是多項 IC 製程技術、製造和封裝創新中的一項，正是這些創新能力，讓英特爾得以設計、製造，並且交付目前世界上密度(運算能力)最高的FPGA。
Intel® Stratix® 10 GX 10M FPGA共有 1020 萬個邏輯單元
是首款使用 EMIB 技術將兩個 FPGA構造晶片在邏輯和電力上實現整合的英特爾FPGA
ASIC原型設計和模擬市場對當前最大容量的FPGA需求格外殷切。有數家供應商提供商用現成(COTS)的ASIC原型設計和模擬系統，對於這些供應商而言，能夠將當前最大的 FPGA 用於 ASIC 模擬和原型設計系統中，就意味著獲得了顯著的競爭優勢。
此外，包括英特爾在內的多家大型半導體公司都開發了自家的客製化原型設計和模擬系統，並在設計定案(tape-out)前使用該系統來驗證其最大規模、最複雜、因此風險也最高的ASSP和系統單晶片(SoC)設計。ASIC 模擬和原型設計系統可以幫助設計團隊大幅降低設計風險。因此，包括Intel® Stratix® 10 FPGA 和更早的 Stratix® III、Stratix® IV 和 Stratix® V 裝置在內的Intel® FPGA在過去十多年來一直被用為許多模擬和原型設計系統的基礎裝置。
ASIC 模擬和原型設計系統支援許多與 IC 和系統開發相關的工作，包括：
• 使用真實硬體的演算法開發
• 晶片製造前的早期 SoC 軟體開發
• RTOS 驗證
• 針對硬體和軟體的邊角案例條件測試(corner-case condition testing)
• 連續設計反覆運算的回歸測試(regression testing)
模擬和原型設計系統旨在幫助半導體廠商在晶片製造前發現和避免代價高昂的軟硬體設計缺陷，從而節省數百萬美元的成本。原因是晶片在製造完成之後，解決硬體設計缺陷問題的成本更高，通常會需要昂貴的重新設計費用。當製造出來並交付給終端客戶之後，解決這些問題的成本甚至會更高。正因為風險如此之高，且可能節省的潛在成本如此之多，這些原型設計和模擬系統為 IC 設計團隊帶來了真正的價值。因此模擬和原型設計系統的使用變得越來越為普及，因為在經濟成本如此之高的情況下，沒有哪個設計團隊負責人會忽視這項謹慎的驗證性投資。
• 使用真實硬體的演算法開發
• 晶片製造前的早期 SoC 軟體開發
• RTOS 驗證
• 針對硬體和軟體的邊角案例條件測試(corner-case condition testing)
• 連續設計反覆運算的回歸測試(regression testing)
模擬和原型設計系統旨在幫助半導體廠商在晶片製造前發現和避免代價高昂的軟硬體設計缺陷，從而節省數百萬美元的成本。原因是晶片在製造完成之後，解決硬體設計缺陷問題的成本更高，通常會需要昂貴的重新設計費用。當製造出來並交付給終端客戶之後，解決這些問題的成本甚至會更高。正因為風險如此之高，且可能節省的潛在成本如此之多，這些原型設計和模擬系統為 IC 設計團隊帶來了真正的價值。因此模擬和原型設計系統的使用變得越來越為普及，因為在經濟成本如此之高的情況下，沒有哪個設計團隊負責人會忽視這項謹慎的驗證性投資。
使用最大容量的 FPGA，就能在數量最少的 FPGA 裝置中納入大型ASIC、ASSP 和 SoC 設計。Intel® Stratix® 10 GX 10M FPGA是此類應用的大型 FPGA 系列中的最新成員。這款全新的Intel® Stratix® 10 FPGA 支援模擬和原型設計系統的開發，適用於耗用億級 ASIC 邏輯閘的數位 IC 設計。Intel® Stratix® 10 GX 10M FPGA現已支援Intel® Quartus® Prime 軟體套件。該套件採用新款專用 IP，明確支援 ASIC模擬和原型設計。
過去英特爾使用了 EMIB 技術將 I/O 和記憶體單元連接到 FPGA 構造晶片，實現了Intel® Stratix® 10 FPGA 家族的龐大規模和持續發展。例如，Intel® Stratix® 10 MX 裝置整合了 8 GB 或 16 GB的 EMIB 相連的 3D 堆疊 HBM2 SRAM 單元。最近發佈的Intel® Stratix® 10 DX FPGA 則整合了 EMIB 相連的 P tile，具備 PCIe 4.0 相容能力。(請參考「Intel® Stratix® 10 DX FPGA 是相容 PCIe 4.0 的 PCI-SIG 系統集成裝置清單中的第一個（也是唯一一個）FPGA」)
Intel® Stratix® 10 DX FPGA中使用的 P tile是相容 PCIe 4.0 的 PCI-SIG 系統集成裝置清單中的首款元件級裝置。近期發佈的Intel® Agilex™ FPGA 中也同樣緊密整合了同款 P tile，因而也能相容 PCIe 4.0 裝置。(請參考「您目前是否需要具備 PCIe Gen 4 x16 1.0 版功能，並且完全符合 PCI-SIG 規範的FPGA? Intel® Agilex™ FPGA 就能做到這一點) Intel® Stratix® 10 DX 和Intel® Agilex™ FPGA 中使用的 P tile是此應用的另一絕佳範例，其展示了像是EMIB的先進製造和生產技術如何讓英特爾將一系列新產品快速推向市場，並投入全面生產。
或許更重要的是，用來製造Intel® Stratix® 10 GX 10M FPGA 的半導體和封裝技術，不僅是為了製造世界上最大容量的 FPGA，這只是一個相當重要的附加價值，但並不是最大的重點。重點則在於，這些技術讓英特爾能夠透過整合不同的半導體晶片，包括 FPGA、ASIC、eASIC 結構化 ASIC、I/O 單元、3D 堆疊記憶體單元和光子器件等，來將幾乎任何類型的裝置整合到封裝系統 (SiP) 中，以滿足特定的客戶需求。這些先進技術彼此相輔相成，構成了英特爾獨特、創新並且極具策略性的優勢。
